記事 ID: 000073890 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2019/11/13

インテル® Cyclone® V SoC、Arria®V SoC、および Arria®10 SoC で ACP 依存関係のロックアップを回避する方法

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

特定の条件下では、Arria® および Cyclone® SoC で ACP 依存関係がロックアップされる場合があります。以下は、それがどのように発生する可能性があるかのシナリオの例です。

  1. ARM CPU は、デバイスのメモリー・アクセスを使用してFPGAファブリックにアクセスします。この種類のアクセスでは、アクセスが完了するまで CPU パイプラインが停止します。
  2. FPGA ファブリック・ステート・マシンは、HPS アクセスに応答できるように、ACP 上の HPS へのコヒーレント・アクセスを発行します。
  3. ACP はアクセスを受け取りますが、SCU はそれを完了するためにキャッシュ メンテナンス操作を実行する必要があります。ただし、CPU パイプラインが停止し、システムがデッドロック状態になっているため、キャッシュのメンテナンス操作を完了できません。

解決方法

デッドロック状態を引き起こす可能性があるため、HPS からのアクセスを完了するために、ファブリックから ACP を介して HPS に一貫性を持ってアクセスバックする必要はありません。

機能を細かく分割することで同じ結果を得ることができます。たとえば、アクセス権を使用して操作を開始し、2 番目のアクセスを使用して操作の状態を確認します。

関連製品

本記事の適用対象: 3 製品

Arria® V SX SoC FPGA
Cyclone® V SX SoC FPGA
インテル® Arria® 10 SX SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。