記事 ID: 000073873 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル Quartus® Prime 開発ソフトウェア・プロ・エディションのインテル® Stratix® 10 FPGAsでは、どのような EMIF ツールキット機能がサポートされていませんか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 17.1 以降 (バージョン 19.1 を含む) では、外部メモリー・インターフェイス・ツールキットの以下の機能は、インテル Stratix® 10 FPGAsで動作することが完全に検証されていません。

    • 効率モニター
    • トラフィック・ジェネレーター 2.0
    • ドライバー・マージニング
    • 終端のキャリブレーション
    • デザインリンク ([Link Project to Device (デバイスにプロジェクトをリンク)] コマンドを適用する場合)。この断続的な問題により、外部メモリー・インターフェイス・ツールキットが応答しなくなる場合があります。この場合、外部メモリー・インターフェイス・ツールキットを閉じて再起動すると、デザインリンクが次の試みでパスする可能性があります。

    また、以下の インテル Stratix 10 個の外部メモリー構成は、インテル Quartus Prime 開発ソフトウェア・プロ・エディションバージョン 17.1 以降 (バージョン 19.1 を含む) で外部メモリー・インターフェイス・ツールキットで動作するように完全には検証されていません。

    • 4 ランク以上のインターフェイス
    • I/O 列に複数のインターフェイスを含むデザイン
    解決方法

    これらの外部メモリー・インターフェイス・ツールキットの機能は、インテル Quartus Prime ソフトウェアの今後のリリースでインテル Stratix 10 FPGAsをサポートする予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。