記事 ID: 000073858 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/27

インテル® SoC FPGA エンベデッド開発スイート (SoC EDS) 18.1 リリースノートのインテル® SOCEDS 18.1 標準バージョンで整数オーバーフローの修正が削除されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    整数オーバーフローの修正は、インテル® SoC FPGA エンベデッド開発スイート (SoC EDS) 18.1 Pro バージョンで修正されました 。

    解決方法

    組込み機器開発スイート (SoC EDS) 18.1 標準バージョンインテル® SoC FPGA使用している場合は、以下の GitHub から U-Boot コードを入手してください。

    https://github.com/robseb/socfpgaPlatformGenerator

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。