詳細
この問題は、PCIe* 間の不一致が原因である可能性があります。® SOPC Builder のクロック構成とシステムクロック接続。
[Avalon] タブの [Avalon® Clock Domain] で [PCIe* コアクロックを使用する] フィールドが選択されている場合、コアはアプリケーションのクロックがpcie_core_clkと同じであることを想定しています。そのため、ユーザーロジックが異なるクロックソースを使用している場合、コアは複数のデータを返す可能性があります。 この場合、MRD リクエストの保留中の有無にかかわらず、Avalon-MM インターフェイスでTxsReadDataValid_oやTxsReadData_oが数多く見受けられます。
この問題を解決するには 2 つの方法があります。
1. 同期設計を目的とする場合は、[USE PCIe Core Clock ( PCIe コアクロックを使用)] を選択し、残りのアプリケーション・クロックにpcie_core_clk接続します。
2. 非同期デザインが必要な場合は、[Use Separate clock (個別のクロックを使用)] を選択すると、アプリケーションのクロックを任意のクロックソースに接続できます。