記事 ID: 000073829 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/01/21

ncelab: *F,CUMSTS: 1 つ以上のモジュールにタイムスケールディレクティブがありません

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • Arria® V GZ PCI Express* のハード IP インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express® 自動生成された ncsim_setup.sh ファイルのハード IP にタイムスケール・オプションがありません。
    この問題により、Cadence® NC-Sim® シミュレーターでエラボレーション中に次のエラーが生成される可能性があります。

    ncelab: *F,CUMSTS: 1 つ以上のモジュールにタイムスケールディレクティブがありません

    解決方法

    この問題を回避するには、テキスト エディターを使用して ncsim_setup.sh ファイルを開き、次のパラメーターを編集します。

    1)「USER_DEFINED_ELAB_OPTIONS」変数を見つけて、以下のように「-タイムスケール1ns / 1ps」を追加します。

    USER_DEFINED_ELAB_OPTIONS="-タイムスケール 1ns/1ps"

    2)「USER_DEFINED_SIM_OPTIONS」変数を見つけて、以下のように元の行から「100」を削除します。

    USER_DEFINED_SIM_OPTIONS="-入力 \"@run ;終了\""

    3) "ncsim_setup.sh" スクリプトで次の行を見つけて、ncvlog コマンドに "define QUARTUS" を追加します。

    ncvlog "<path>/<device>_pcie_hip_atoms_ncrypt.v" -work stratixv_pcie_hip_ver

    例: ncvlog は QUARTUS "/eda/sim_lib/cadence/stratixv_pcie_hip_atoms_ncrypt.v" -work stratixv_pcie_hip_ver を定義します

    関連製品

    本記事の適用対象: 11 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。