記事 ID: 000073821 コンテンツタイプ: エラーメッセージ 最終改訂日: 2013/03/11

エラー (272006): ポートaddressstall_aが ALTDPRAM メガファンクションに接続されている -- ALTDPRAM メガファンクションのデバイス・ファミリー Stratix V 向け MLAB ブロックは wraddrstall 信号を使用できません

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® II ソフトウェアは、Stratix® V デバイスをターゲットとするデザインをコンパイルする際に、このエラーを生成する可能性があります。この問題は、Quartus® II ソフトウェア・バージョン 12.0 SP1 以前のパラメーター・エディターで生成されたメモリーメガファンクションをデザインに含んでいる場合に発生する可能性があります。このエラーは、メモリーにポートが wr_addressstall 接続され、MLAB リソースを使用して実装されている場合に発生します。

解決方法

この問題を回避するには、メモリーの種類を M20K に変更するか、パラメーター・エディターでポートを無効にします wr_addressstall

この問題は、Quartus® II ソフトウェア・バージョン 14.0 から修正されました。 wr_addressstall ポートは、Stratix V MLAB メモリーブロックで使用できますが、読み取り中 -書き込みオプションが [古いメモリの内容] に設定されている場合にのみ表示されます。

関連製品

本記事の適用対象: 4 製品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。