記事 ID: 000073817 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

PCI Express* IP コア向けStratix V ハード IP の VHDL デザイン例における過剰な警告

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    クリティカルな問題

    詳細

    PCI 向け Stratix V ハード IP の VHDL バージョンの実行 ModelSim* の Express IP デザイン例では、過剰な警告メッセージが表示されます。 次のタイプのうち:

    **Warning: CONV_INTEGER: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, and it has been converted to 0.

    これらの警告は、チェーン DMA デザインの例からは見えないものとします。 書き起こしに必要事項が記入されている可能性があります。

    解決方法

    これらの警告を抑制するには、次のコマンドを追加します。 modelsim.ini ファイル:

    StdArithNoWarnings = 1

    関連製品

    本記事の適用対象: 1 製品

    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。