記事 ID: 000073792 コンテンツタイプ: エラーメッセージ 最終改訂日: 2021/08/28

エラー (175001): LC_PLL_CHANNEL_CLUSTERを配置できませんでした

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® でチャネル・ボンディングおよびfb_compensationモードを使用して低レイテンシー PHY を実装する場合® Stratix® V デバイス向け II 12.1、および Tx PLL を再構成する必要がある場合、上記のフィッターエラーが発生する場合があります。
    解決方法

    Tx PLL のストランシングを有効にするには、各チャネルのtx_pllにXCVR_TX_PLL_RECONFIG_GROUP割り当てを追加する必要があります。

    tx_pll名は合成後の結果で確認できます。

    関連記事

    関連製品

    本記事の適用対象: 3 製品

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。