記事 ID: 000073773 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

マルチポート・フロント・エンド・ポート幅 128 ビットのハード・メモリー・コントローラーを使用している場合、avl_ready信号が低いのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細 Quartus® II ソフトウェア・バージョン 12.1sp1 のハード・メモリー・コントローラーの問題により avl_ready 、128 ビット幅ポートを使用しても信号は低いままになります。キャリブレーションは正常に終了する可能性がありますが、コントローラーは信号を主張しません avl_ready 。
    解決方法

    この問題を回避するには、ポート幅 64 以下を使用することを推奨します。

    この問題は、Quartus® II ソフトウェア・バージョン 13.0sp1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。