記事 ID: 000073769 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Synopsys VCS MX Simulator でのArria V、Cyclone V、およびStratix V CPRI IP コアのオートレート・ネゴシエーション・テストベンチのシミュレーションに失敗

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

Arria V、Cylcone V を対象とした CPRI IP コアのバリエーション、 またはオートレート・ネゴシエーションで V デバイスのフェイル・シミュレーションをStratix Synopsys VCS MX シミュレーターの testbench。PLL とチャネルに続く リコンフィグレーションでは、IP コアはリンク同期を実現しません。

解決方法

この問題を回避する方法はありません。オートレート・ネゴシエーションを実行する Mentor Graphics ModelSim シミュレーターまたは Cadence を使用したテストベンチ NCSIM シミュレーター。

この問題は、CPRI MegaCore の今後のバージョンで修正される予定です。 関数。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。