クリティカルな問題
詳細
入力 / 出力 Avalon-MM を含む RapidIO IP コアの場合 スレーブ論理レイヤー・モジュールが複数の読み取りをバックツーバックで送信 RapidIO リンク上のトランザクション、およびこれらのリードトランザクションの一部 タイムアウトした場合、IP コアはタイムアウトを識別して処理しない可能性があります。 後のトランザクションに対して長期間使用する必要があります。この問題は次の場合に発生します。 複数のバック・ツー・バック読み取りトランザクションに同じタイムアウトが割り当てられている タイムスタンプ、および同じタイムアウト・タイムスタンプを持つ複数のトランザクション 予想される時間に応答を受け取っていません。IP コアは、 タイムアウトした最初の数読み出しを処理しますが、認識されない可能性があります フリー・ランニング・タイムアウト・カウンターまで、後の読み出しがタイムアウトしている 約 4 秒後にロールオーバーします。
解決方法
この問題を回避する方法はありません。
この問題は RapidIO MegaCore のバージョン 13.0 で修正されています。 関数。