クリティカルな問題
詳細
PCI 向けAvalon-MM ハード IP でテストベンチの生成が失敗する
11.1 SP2 リリースの Express IP コア。このエラーは次の原因で発生します。
PIPE インターフェイスの信号の不一致。バス機能モデル
(BFM) には、PIPE インターフェイスに 2 つの新しい信号が含 txmargin まれています。 txswing
PCI Express IP コアのAvalon-MM ハード IP には含まれません。
解決方法
回避策は、信号と信号を追加することです。 txmargin txswing
を生成して PCI Express IP コアのAvalon-MM ハード IP に接続します。
testbench およびコマンドの msim_setup.tcl スクリプト
行。
ディレクトリーに次のコマンドを入力します。 お使いの .qsys ファイルを .qsys と呼びます。
sopc_builder --script="/sopc_builder/bin/tbgen.tcl" .qsysip-generate --file-set=SIM_VERILOG --system-info=DEVICE_FAMILY="Stratix V" --report-file=spd:top_tb.spd --component-file=_tb.qsysip-make-simscript --spd=top_tb.spd
msim_setup.tclスクリプトは、mentorディレクトリーに作成されます。
この問題は、Quartus® II ソフトウェアのリリース 12.0 で修正されています。