記事 ID: 000073738 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

I/O 標準アサインメントが、近隣の未使用バンクの VCCIO 電圧に影響を与えるのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    フィッターレポートのバグにより、I/O 標準アサインメントは、以下のすべての条件下で、Stratix® V デバイスの隣接する未使用バンクの VCCIO 電圧に影響を与えます。

    - デフォルトの I/O 規格は 3.3V です。
    - VCCPD 2.5V を必要とする I/O 規格が I/O バンクに割り当てられている
    - 上記の I/O バンクは VCCPD を隣接する I/O バンクと共有します。
    - 上記の隣接する I/O バンクは使用されていません

    この場合、未使用の隣接する I/O バンクの VCCIO 電圧がフィッターレポートに予期せず 1.2V と表示されます。

    例えば、I/O バンク 7A および 7B に 2.5V I/O 規格を割り当てた場合、デフォルトの I/O 規格が 3.3V で I/O バンク 7C と I/O バンク 7D が使用されていない場合、フィッターレポートには 7C および 7D の VCCIO 電圧が 1.2V であることを示しています。

    これはフィッターレポートのバグに過ぎないので、レポートを無視して適切な希望の電圧を供給することができます。

    解決方法

    この問題は Quartus® II ソフトウェア・バージョン 13.0 で修正されています。

    関連製品

    本記事の適用対象: 4 製品

    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。