記事 ID: 000073735 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

Qsys Pro は、合成およびシミュレーション向け VHDL の生成をサポートしていません

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    シミュレーション
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

インテル®Quartus® Prime 開発ソフトウェア・プロ・エディションの Qsys Pro ベータ版 この機能は、合成およびシミュレーション用の VHDL 生成をサポートしていません。

解決方法

Verilog で合成ファイルとシミュレーション・ファイルを生成します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。