記事 ID: 000073709 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/28

INTERQUAD_TXRX_CLK、SPINE_CLOCK、クロック・コントロール・ブロックに関連する「以下のノードで同じリソースを使用する」エラーが表示されるのはなぜですか?

環境

  • 動作周波数
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このようなエラーは、デザインが基本モード (PMA-Direct) または確定モードの GXB トランシーバー・チャネルとソフト CDR モードの LVDS チャネルの両方を使用する場合に生じる場合があります。

    このエラーは、GXB トランシーバー・チャネルと LVDS チャネル間の PCLK クロック・ネットワーク・リソース共有の競合に関連しています。

    以下の回避策が役立つ場合があります。

    1. アサインメント・エディターでトランシーバー・インターフェイス・クロックのグローバル信号アサインメントをオフにします。これにより、トランシーバー・クロックは強制的に他のクロックリソースを使用します。大きなファンアウトのクロックでは、タイミングを満たすのが難しい場合があります。このようなタイミングの問題を回避するために、ファンアウトの小さいクロック上でこの割り当てを試すことができます。

    2. 影響を受けるトランシーバー・チャネルまたは LVDS チャネルのいずれかの位置の配置を変更します。

    問題が解決しない場合は、 http://mySupport.altera.com

    関連製品

    本記事の適用対象: 1 製品

    Stratix® IV GX FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。