記事 ID: 000073683 コンテンツタイプ: トラブルシューティング 最終改訂日: 2021/08/29

Interlaken MegaCore ファンクション 10.3125Gbps のトランシーバーの差異が不正なレーンレートで動作

環境

    インテル® Quartus® II サブスクリプション・エディション
    Interlaken
BUILT IN - ARTICLE INTRO SECOND COMPONENT

クリティカルな問題

詳細

10.3125Gbps Interlaken MegaCore ファンクションのバリエーションと トランシーバーには異なる周波数が必要です ref_clk 当初の設計よりも高い評価を受け、Interlaken を使用する場合 生成される 12 レーン、10 Gbps のバリエーション、レーンレートは 10.2 Gbps 10.3125Gbps ではなく、シミュレーションで デバイス。

したがって、入力の実行に加えて、 ref_clk で指定されているとおり、322.265625MHz の クロック Interlaken MegaCore ファンクション・ユーザーガイド RTL ファイルの一部を手動で変更しました。

解決方法

Interlaken バリエーションを生成してから、作成する前に デザインをシミュレートするには、次の手順に従って RTL ファイルを変更します。 根本的な問題を解決するには:

  1. 次のファイルをalt_ntrlkn_gxb_10g.vで編集します。 322.265625-MHz 周波数に一致する正しい値 ref_clk 以下の手順に従ってください。
  2. 適切な有効データレートを設定するには、すべてのインスタンスを置き換えます。 の 10200 10312.5 .

    正しい入力期間を設定するには、すべてのインスタンスを 3137 3103 .

    適切な入力クロック周波数を設定するには、すべてのインスタンスを置き換えます。 の 318.75 322.265625 .

  3. .sdcファイルのサブモジュール /<バリエーション>編集 次の手順に従って、適切なクロック周波数で動作します。
  4. tx_mac_c_clk周波数を 257.81 MHz に設定します。

    rx_mac_c_clk周波数を 257.81 MHz に設定します。

以下に提供されている Qsys のデザイン例を使用している場合は、 Interlaken IP のインストールには、次の追加手順に従ってください。

  1. alt_interlaken_12lane_10g.sdcファイル内 プロジェクト・ディレクトリーで、次のクロック周波数を設定します。
  2. サンプルチャネル・クライアントのクロック周波数を 257.81 に設定します。 Mhz

    tx_mac_c_clk周波数を 257.81 MHz に設定

    rx_mac_c_clk周波数を 257.81 MHz に設定

    ref_clk周波数を 322.265625 MHz に設定

  3. testbench/alt_interlaken_12lane_10g_tb.svファイルで、 次に ref_clk 置き換えて周波数を更新 #1568 #1551.5 します。

この問題は、Interlaken MegaCore のバージョン 11.0 で修正されています。 関数。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。