記事 ID: 000073678 コンテンツタイプ: インストール & セットアップ 最終改訂日: 2014/12/03

Cyclone® V GT インストール・キットのc5gt_pro_goldentop.v ファイルにハード・メモリー・コントローラー用のグランド接続が含まれているのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Cyclone® V GT インストール・キット内の以下の 2 つのファイルに差異が生じる場合があります。

    - c5gt_pro_goldentop.v
    - c5gt_ddr3.v

    c5gt_pro_goldentop.v ファイル内には、ハード・メモリー・コントローラーに必要なグラウンドピン用の 17 ビット・バス・ddr3a_hmc_gndが表示されます。

    c5gt_ddr3.v ファイルには、このバスは含まれません。これらのグラウンドピンは、Quartus® II ソフトウェアによるコンパイル時にピンファイルに自動的に追加され、RTL には必要ありません。

     

     

    解決方法

    ddr3a_hmc_gnd出力バスは、c5gt_pro_goldentop.v ファイルから安全に削除できます。

    関連製品

    本記事の適用対象: 1 製品

    Cyclone® V GT FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。