ジャンプ条件付きコードエラッタムの概要 インテル® プロセッサーに関するホワイトペーパー
コンテンツタイプ: 製品情報 & ドキュメント | 記事 ID: 000055650 | 最終改訂日: 2025/01/30
サポート・ナレッジベース
第 2 世代 インテル® Core™ プロセッサー、インテル® Xeon® E3-1200 シリーズ・プロセッサー (以前の開発コード名: Sandy Bridge)、およびそれ以降のプロセッサー・ファミリーから、インテル®のマイクロアーキテクチャーは、デコードされた ICache (デコードされたストリーミング・バッファーまたは DSB とも呼ばれる) と呼ばれるマイクロアーキテクチャー構造を導入しています。
デコードされたICacheは、レガシーデコードパイプラインから出てくるマイクロオプス(μops)と呼ばれるデコードされた命令をキャッシュします。次にプロセッサが同じコードにアクセスすると、デコードされたICacheがμopsを直接提供し、プログラムの実行を高速化します。
一部のインテル® プロセッサーでは、64 バイト境界 (クロス・キャッシュ・ライン) にまたがるジャンプ命令を含む複雑なマイクロアーキテクチャー条件下で発生するエラッタム (SKX102) があります。マイクロコード・アップデート (MCU) は、このエラッタを防ぐことができます。
MCU の入手方法やプロセッサー・ファミリー / プロセッサー番号シリーズのリストなど、このエラッタムの詳細については、ジャンプ条件コード・エラッタの緩和策ホワイトペーパー (PDF) 2019年11月 
をご覧ください。
| 手記 |
|
免責条項
このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。