概要
この記事には、ストレージ・スケーラブル・プロセッサーの L3 インテル® Xeon®、および値が L1 キャッシュより高い理由について詳しい情報が含されています。
詳細
E5 プロセッサーとストレージ・スケーラブル・プロセッサーにはインテル® Xeon® インテル® Xeon®の違いがあります。
解像度
異なるキャッシュ階層が期待されます。新しいスケーラブル・プロセッサー・ファミリーのアーキテクチャーではインテル® Xeon®変更されました。
キャッシュ階層の変更とは何ですか?
以前のアーキテクチャー (E5 v4 インテル® Xeon®など):
- ミッドレベル・キャッシュ (MLC または L2 とも呼ばれる) は、コア当たり 256 KB でした。
- ラストレベル・キャッシュ (L3 とも呼ばれる) は、コア当たり 2.5 MB の共有包括的キャッシュでした。
インテル® Xeon® スケーラブル・プロセッサー・ファミリーのアーキテクチャーでは、コア当たり 1 MB という大きな MLC と、コア当たりの共有非包括的な 1.375 MB LLC を小さくするためにキャッシュの階層構造が変更されています。MLC が大きいほど、MLC へのヒットレートが増加し、効果的なメモリー・レイテンシーが低減され、メッシュ・インターコネクトおよび LLC の需要も低減されます。LLC の非包括的キャッシュへの移行により、包括的キャッシュよりもチップ上のキャッシュ全体の有効利用が可能になります。
その他の詳細については、 拡張プロセッサー・ スケーラブル・ファミリーの「インテル® Xeon® 階層の変更」セクションを参照してください。
