のピン配列インテル® Edison コンピューティング・モジュール
インテル® Edison コンピューティング・モジュール は、IoT およびウェアラブルコンピューティング製品のプロトタイピングと生産のための参入障壁を低くするように設計されています。
ウェアラブル設計における省スペース化は重要であるため、インテル ® エジソンは広瀬70ピン DF40 シリーズヘッダーコネクタを介してエンドユーザシステムとインタフェースします。この表は、70ピンコネクタのピン割り当てを示しています。
| 暗証番号 | ピン名 | 暗証番号 | ピン名 | |
| 1 | gnd | 36 | RESET_OUT # | |
| 2 | VSYS | 37 | GP182_PWM2 | |
| 3 | USB_ID | 38 | 未使用 | |
| 4 | VSYS | 39 | GP183_PWM3 | |
| 5 | gnd | 40 | 未使用 | |
| 6 | VSYS | 41 | GP19_I2C_1_SCL | |
| 7 | MSIC_SLP_CLK | 42 | GP15 | |
| 8 | 3.3 v | 43 | GP20_I2C_1_SDA | |
| 9 | gnd | 44 | GP84_SD_0_CLK_FB | |
| 10 | 3.3 v | 45 | GP27_I2C_6_SCL | |
| 11 | gnd | 46 | GP131_UART_1_TX | |
| 12 | 1.8 v | 47 | GP28_I2C_6_SDA | |
| 13 | gnd | 48 | GP14 | |
| 14 | dcin | 49 | 未使用 | |
| 15 | gnd | 50 | GP42_I2S_2_RXD | |
| 16 | USB_DP | 51 | GP111_SPI_2_FS1 | |
| 17 | PWRBTN # | 52 | GP40_I2S_2_CLK | |
| 18 | USB_DN | 53 | GP110_SPI_2_FS0 | |
| 19 | 断層 | 54 | GP41_I2S_2_FS | |
| 20 | USB_VBUS | 55 | GP109_SPI_2_CLK | |
| 21 | psw | 56 | GP43_I2S_2_TXD | |
| 22 | GP134_UART_2_RX | 57 | GP115_SPI_2_TXD | |
| 23 | V_BAT_BKUP | 58 | GP78_SD_0_CLK | |
| 24 | GP44 | 59 | GP114_SPI_2_RXD | |
| 25 | GP165 | 60 | GP77_SD_0_CD # | |
| 26 | GP45 | 61 | GP130_UART_1_RX | |
| 27 | GP135_UART_2_TX | 62 | GP79_SD_0_CMD | |
| 28 | gp46 | 63 | GP129_UART_1_RTS | |
| 29 | 未使用 | 64 | GP82_SD_0_DAT2 | |
| 30 | GP47 | 65 | GP128_UART_1_CTS | |
| 31 | RCVR_MODE | 66 | GP80_SD_0_DAT0 | |
| 32 | GP48 | 67 | OSC_CLK_OUT_0 | |
| 33 | GP13_PWM1 | 68 | GP83_SD_0_DAT3 | |
| 34 | GP49 | 69 | FW_RCVR | |
| 35 | GP12_PWM0 | 70 | GP81_SD_0_DAT1 |
この画像は、ピン 1 (赤い矢印) とピン 70 (黄色の矢印) の位置を呼び出します。他のピンの位置は、ピン2がピン1の真上にあり、ピン69がピン70の真上にある場合、前後のパターンに従います。
インテル® Edison コンピューティング・モジュール の詳細については、以下を参照してください。
