インテル® Quartus® Prime 開発ソフトウェアの最新情報

消費電力と性能

インテル® Agilex™ デバイスのサポート

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v21.3は、インテル® Agilex™ デバイスファミリーをサポートしています。これらの革新的な FPGA は、10nm SuperFin テクノロジー上に構築されたインテル初の FPGA ファブリックを、ヘテロジニアスな 3D システム・イン・パッケージ (SiP) テクノロジーを活用して統合し、第 2 世代インテル® Hyperflex™ FPGA アーキテクチャーは、平均 45% のパフォーマンス向上 (GEOMEAN 値とインテル® Stratix® 10 との比較)1 または最大 40% の消費電力削減1 を可能にします。

コンパイル手法

Nios® V

Nios® Vは、RISC-V インストラクション・セット・アーキテクチャーに基づくインテル® FPGA 用の次世代ソフトコア・プロセッサーです。RISC-V ベースのプロセッサー向けに急成長しているオープンソース・エコシステムを活用しています。

  • 最初のバリアントはNios® V/mです
  • RISC-V: RV32IA 分類に基づく
  • 32 ビット ISA
  • 5 段パイプライン
  • AXI4 インターフェイス
  • インテル® ハードウェア抽象化レイヤー (HAL) および uC/OS-II サポート
  • Nios® II/e コアの 5 倍以上のパフォーマンス

使いやすさ

デザイン・アシスタント / スナップショット・ビューアー

新しいレポート

デバッグツール

インターフェイス・プランナー

インテル® Quartus® Prime タイル・インターフェイス・プランナーは、コンポーネント IP を F タイルの適切なタイル位置にすばやく配置するのに役立つ新機能です。インターフェイス・プランナーは、デバイスタイルへのコンポーネント IP の適切な配置を簡素化するインタラクティブなフロアプラン・ツールです。

タイル・インターフェイス・プランナーは、デバイスのタイルセグメントのビジュアル表現の横に、プロジェクト・コンポーネントの IP を階層ツリービューで表示します。次に、タイル内の各 IP の潜在的な正当な場所を見つけ、その場所に IP を配置し、ダウンストリーム・コンパイラー・ステージのプロジェクトに配置制約を適用できます。

パートナー

Questa* - インテル® FPGA エディション・ソフトウェア

シーメンス EDA の Questa* - インテル® FPGA エディション・ソフトウェアがリリースされました! Questa* - Intel® FPGA Edition は、Questa Verification Solution のコア・シミュレーションおよびデバッグエンジンで、最新の FPGA シミュレーション・テクノロジーを提供します。Questa* - インテル® FPGA エディションは、ModelSim* - インテル® FPGA エディション・ソフトウェアと比較して、Verilog で最大 2.5 倍、VHDL で 1.25 倍のスピードアップを実現しています。これは、Windows 10 と Linux の両方をサポートする完全 64 ビットバージョンです。

ドキュメントとサポート

インテル® Quartus® Prime 開発ソフトウェアに関する技術ドキュメント、ビデオ、トレーニング・コースを用意しています。

免責事項

1

性能は、使用状況、構成、その他の要因によって異なります。詳細については、www.intel.co.jp/PerformanceIndex (英語) を参照してください。

性能テストの結果は、構成情報に記載された日に実施したテストに基づいています。また、現在公開中のすえてのセキュリティー・アップデートが適用されているとは限りません。構成の詳細については、補足資料を参照してください。絶対的なセキュリティーを提供できる製品やコンポーネントはありません。

コストと結果は状況によって異なります。