プラットフォーム・デザイナー

プラットフォーム・デザイナーは、インテル® Quartus® Prime 開発ソフトウェアの次世代システム統合ツールです。プラットフォーム・デザイナーは、Intellectual Property (IP) 機能とサブシステムをつなぐインターコネクト・ロジックを自動的に生成することで、FPGA デザインプロセスの時間と労力を大幅に削減します。プラットフォーム・デザイナーは、強力な階層型フレームワークを利用して、大規模システムのインターコネクトでも素早く応答し、またブラックボックス化のサポートも提供します†。これによって、プラットフォーム・デザイナーは、システムを開いて、変更された IP ブロックを再生成または処理して新たな接続を作成する時間を低減します。また、この新しいプラットフォーム・デザイナー・ツールは、レジスター転送レベル (RTL) 言語、ブロックベースのデザインエントリー、回路図エントリー、ブラックボックスなど、多彩なデザインエントリー手法をサポートしています。

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのプラットフォーム・デザイナーは、標準のプラットフォーム・デザイナー・システム・デザイン・ツールの使いやすさ、柔軟性、性能をさらに向上させています。プラットフォーム・デザイナーを使用したシステムデザイントレーニングコースでは、インテル® Quartus® Prime 開発ソフトウェアのスタンダードとプロ・エディションの違いを比較し、プロ・エディションのジェネリック・コンポーネント向けのプラットフォーム・デザイナーのサポートを集中的に取り上げます。これは、システムデザインのすべてのコンポーネントは、基本的にそのインターフェイスとシステムの残りの部分への信号接続によって定義されるブラックボックスであるという考え方に基づきます。このようにコンポーネントをシステム設計から分離する方法は、チーム体制での設計およびバージョン管理に役立ちます。汎用的なコンポーネントをサポートするツールの新機能と、システムの完全性の評価方法について学ぶことができます。

プラットフォーム・デザイナーは、設計の移植性に大いに役立つ新機能をサポートします。次のことが可能になりました。

  • インテル® Agilex™ およびインテル® Stratix® 10 FPGA のハード・プロセッサー・システム (HPS) インターフェイスからのコヒーレンシー信号を、ACE-Lite サポートを介して IP に転送できるようにします。
  • システム階層を横断することなく、サブシステムと IP コンポーネントのシミュレーション情報を参照して、階層化シミュレーション・スクリプトを生成します。
  • ワイヤーレベルの接続により、プラットフォーム・デザイナーで Verilog 構文を使用してポートを接続します。
  • SystemVerilog インターフェイスを使用する IP コンポーネントをプラットフォーム・デザイナー・システムに統合します。
  • IP のアップグレード時の再生成時間を大幅に短縮
  • これらすべての機能の詳細については、プラットフォーム・デザイナー・ユーザーガイドを参照してください。

このツールの使い方を解説するプラットフォーム・デザイナーの概要ビデオもご覧ください。

プラットフォーム・デザイナー (スタンダード / プラットフォーム・デザイナー プロ)

プラットフォーム・デザイナー (スタンダード / プラットフォーム・デザイナー プロ) のメリット

より迅速な開発

  • 使いやすい GUI インターフェイスにより、IP 機能とサブシステムを素早く統合
  • インターコネクト・ロジック (アドレス/データ・バスの接続、バス幅整合ロジック、アドレス・デコーダ・ロジック、アービトレーション・ロジックなど) を自動的に生成
  • プラグ・アンド・プレイのプラットフォーム・デザイナー準拠 IP の可用性。(注:プラットフォーム・デザイナー・プロへの準拠はすべての IP で利用できるわけではありません)
  • Avalon、Arm AMBA AXI、AMBA APB、AMBA AHB などの業界標準インターフェイスの混在をサポート
  • システムの HDL を自動的に生成
  • 階層デザインフローがスケーラブルなデザインを実現し、チームベースの設計をサポートすることで、デザインの再利用性を最大化
  • SOPC Builder デザインのプラットフォーム・デザイナー(プラットフォーム・デザイナー・プロには適用されません)への移行フロー。(デをご覧ください)

タイミング・クロージャーの短縮

  • NoC アーキテクチャーと自動パイプラインに基づくハイパフォーマンスのプラットフォーム・デザイナー (標準) インターコネクトは、SOPC Builder のシステム・インターコネクト・ファブリックと比較してより高いパフォーマンスを提供 (デモを見る)
  • fMAXを満たすために自動パイプラインの攻撃性を制御する機能およびレイテンシー・システム要件を満たす。

検証期間の短縮

  • テストベンチの自動生成と検証 IP のスイートにより、シミュレーションを早く開始
  • リード / ライト・トランザクションをライブシステムに送信することで、システムコンソールでのボードの立ち上げを高速化 (デモを見る)

テストは、特定のシステムでの個々のテストにおけるコンポーネントのパフォーマンスを測定します。ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なります。システムやコンポーネント製品の購入を検討される場合は、ほかの情報や性能テストも参考にして、性能を総合的に評価してください。性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、http://www.intel.com/performance/ (英語) を参照してください。