設計手法を選択

インテルは、インテル® FPGA、CPLD、SoC 向けに各種開発ツールをデザインのあらゆるステージに提供します。ハードウェア・エンジニアとして複雑な FPGA デザインを作成する場合、ソフトウェア開発者としてエンベデッド・プロセッサー用のソフトウェアを作成する場合、デジタル信号処理 (DSP) アルゴリズムをモデリングする場合、システム設計ツールシステム設計に重点的に取り組む場合など、インテルでは場面ごとに役立つツールを用意しています。

インテル® Quartus® Prime 開発ソフトウェア

インテル® Quartus® Prime 開発ソフトウェアは、FPGA、CPLD、そして SoC デザインのすべてのフェーズに対して完全なマルチプラットフォーム・デザイン環境を提供するとともに、 FPGA、CPLD、および SoC に対し高い性能および設計生産性を提供します。

インテル® Quartus® 開発ソフトウェア v18.0 の詳細情報 ›

シミュレーション・ツール 

これらの事前設計ツールを使用すると、パフォーマンスの評価や、動作シミュレーションの実行などが可能になります。

インテル® Quartus® 開発ソフトウェアの機能比較とダウンロード

ハイレベルデザイン

インテル® FPGA SDK for OpenCL™ ソフトウェア・テクノロジー

インテル® FPGA SDK for OpenCL™ (Open Computing Language) では、ハイレベルのソフトウェア・フローを使用し、C 言語によって FPGA デザインを作成します。OpenCL™ および OpenCL ロゴは Apple Inc. の商標であり、Khronos の許可を得て使用しています。

詳細

インテル® HLS コンパイラー

インテル® HLS コンパイラーは、アンタイムド (untimed) C++ による入力をもとに、インテル® FPGA に最適化された製品レベル品質の Register Transfer Level (RTL) コードを生成する、高位合成 (HLS) ツールです。

詳細

DSP Builder for インテル® FPGA

DSP Builder for インテル® FPGA は、デジタル信号処理 (DSP) アルゴリズムの HDL (ハードウェア記述言語) コードを、インテル® FPGA 上で MathWorks* Simulink* 環境からボタン 1 つで直接生成できるようにする DSP 設計ツールです。

詳細

エンベデッド・デザイン

インテル® SoC FPGA エンベデッド開発スイート (SoC EDS)

インテル® SoC FPGA エンベデッド開発スイート (SoC EDS) は、インテル® SoC FPGA デバイスのエンベデッド・ソフトウェア開発用の包括的なツールスイートです。

詳細

Nios® II エンベデッド・デザイン・スイート (EDS)

Nios® II エンベデッド・デザイン・スイート (EDS) には、ソフトウェア、デバイスドライバー、ベアメタル・ハードウェア抽象化レイヤー (HAL) ライブラリー、ネットワーク・スタック・ソフトウェア、そしてリアルタイム・オペレーティング・システムの評価バージョンが含まれます。

詳細

ドキュメントとサポート

インテル® Quartus® Prime 開発ソフトウェアに関する技術ドキュメント、ビデオ、トレーニング・コースを 
ご用意しています。

インテル® FPGA デザインツールとソフトウェアのサポート

ガイド、リリースノート、トレーニングなど、インテル® FPGA の開発ツールとソフトウェアに関するサポート情報を参照してください。

詳細

エンベデッド・ソフトウェア開発

インテル® SoC FPGA エンベデッド開発スイート、Nios® II エンベデッド開発スイート (EDS)、インテル® FPGA SDK for OpenCL™ など、インテル® FPGA 開発ツールの詳細を参照してください。OpenCL™ および OpenCL ロゴは Apple Inc. の商標であり、Khronos の許可を得て使用しています。

詳細

EDA パートナー

インテルのエレクトロニック・デザイン・オートメーション (EDA) エコシステムを利用することで、インテル® FPGA の設計、検証、自社システムへの統合を行う上でさまざまな支援を得ることができます。

詳細