トランシーバー PHY IP – サポートセンター

インテル® FPGA 向けトランシーバー PHY Intellectual Property (IP) サポートセンターへようこそ!

ここではトランシーバー・リンクの選択、デザイン、実装に関する情報を提供します。また、システムの起動やトランシーバー・リンクのデバッグ方法に関するガイドラインもご覧になれます。このページは、高速トランシーバー・システムの一連のデザインフローに従ってカテゴリー分けされています。

ぜひ、ご参照ください。

インテル® Stratix® 10インテル® Arria® 10インテル® Cyclone® 10 デバイスについては、以下のページからサポート情報を入手できます。その他のデバイスについては、ドキュメント・アーカイブ (英語)トレーニング・コースオンラインセミナー & ビデオデザイン例 (英語)ナレッジベース (英語)から検索してください。

表 1 - デバイスタイプと機能サポート
デバイス

インテル® Cyclone® 10

インテルl® Arria® 10

インテル® Stratix® 10

デバイスタイプ

GX

SX(3)

GX(3)

GT(4)

GX/SX L タイル

GX/SX H タイル

最大データレート (チップ間)(1)(7)

GX チャネル

12.5 Gbps

17.4 Gbps

17.4 Gbps

17.4 Gbps

17.4 Gbps

GXT チャネル

なし

なし

25.8 Gbps

26.6 Gbps

28.3 Gbps

最大データレート (バックプレーン) (8)

GX チャネル

6.6Gbps

12.5 Gbps

12.5 Gbps

12.5 Gbps

28.3 Gbps

GXT Cチャネル

なし

なし

最大チャネル数

GX チャネル

12

96

72

96

96

GXT チャネル

なし

なし

6

32

64

ハードIP

1 デバイス当たり 1 つの PCIe* Gen2 x4

1 デバイス当たり最大で 4 つの PCIe* Gen3 x8

1 デバイス当たり最大で 4 つの PCIe* Gen3 x16

1 デバイス当たり最大で 4 つの 50 / 100 Gbps イーサネット MAC、1 デバイス当たり最大で 4 つの PCIe* Gen3 x16 SR-IOV (4 つの PF / 2K VF)(6)

SR-IOV 未対応

  1. 上記の表に示した値は、標準電力モードの場合です。省電力モードでは、インテル® Arria® 10 GX デバイスチャネル (チップ間) の最大データレートは 11.3 Gbps です。GT トランシーバー・チャネルは最大性能を発揮することを目的として設計されているため、省電力モードを備えていません。標準電力モードおよび省電力モードにて GX トランシーバー・チャネルを指定されたデータレートで動作させるには、対応するコアと周辺電源を使用します。
    詳細は、インテル® Arria® 10 デバイスのデータシートを参照してください。
  2. インテル® Arria® 10 および インテル® Stratix® 10 デバイスのトランシーバーは、オーバー・サンプリングにより 1.0 Gbps 未満のデータレートをサポートできます。
  3. デバイスタイプ SX と GX では、最大トランシーバー・データ・レートが最速 (-1) のトランシーバー・スピード・グレードに指定されています。
  4. デバイスタイプ GT では、最大トランシーバー・データ・レートが (-1) のトランシーバー・スピード・グレードに指定されています。
  5. インテル® Stratix® 10 デバイスのトランシーバーは、GX と GXT 両タイプのトランシーバー・チャネルを備えています。詳細は、インテル® Stratix® 10 L タイル / H タイル・トランシーバー PHY ユーザーガイドを参照してください。
  6. SR-IOV はシングルルート I/O 仮想化の略です。
  7. インテル® Arria® 10 および インテル® Stratix® 10 デバイスのトランシーバーは、オーバー・サンプリングにより 1.0 Gbps 未満のデータレートをサポートできます。
  8. バックプレーン・アプリケーションとは、チャネル損失を補償するためのデシジョン・フィードバック・イコライゼーション (DFE) などのより高度なイコライゼーションを必要とするアプリケーションを指します。

E タイルチャネル配置ツールをインテル® Stratix® 10 GX/MX/TX/SX
デバイスファミリーのピン接続ガイドラインと併せて使用してください。包括的なドキュメントを読んでインテル® Quartus® Prime 開発ソフトウェアでデザインを実装する前に、E タイルのプロトコルの実装を素早くプランニングすることができます。Excel* ベースの E タイルチャネル配置ツールには、手順、凡例、改訂、プロトコルのタブがあります。

インテル® アドバンスト・リンク・アナライザー

最先端のジッター/ノイズ・アイ・リンク解析ツールであるインテル® アドバンスト・リンク・アナライザーを使用することで、高速シリアルリンクの性能を迅速かつ容易に評価できます。デザインの事前確認に最適なこのツールは、インテル® FPGA ソリューションがシステム要件にフィットするかどうかの判断に役立ちます。また、デバッグや検証を支援するデザイン後のサポートに有効なツールでもあります。

モデル

タイトル

概要

インテル® Arria® 10 デバイスにおける単方向トランシーバーのコンフィグレーション (英語)

このビデオではインテル® Arria® 10 デバイス単方向トランシーバーにダイナミック・リコンフィグレーションを適用して同じ物理トランシーバー・チャネル内へ配置する方法を解説します。

インテル® Arria® 10 デバイス・トランシーバーのダイナミック・リコンフィグレーション (英語)

このビデオではインテル® Arria® 10 デバイスにおいて、送信 (TX) フェーズ・ロック・ループ (PLL) の切り替えおよび エンベデッド・ストリーマーを使用したデータレート変更方法を解説します。

トランシーバー・ツールキットの使い方 パート 1

この 4 部構成ビデオではインテル® Arria® 10 FPGA 開発キットでのデモンストレーションを通じて、トランシーバー・ツールキット・アプリケーションの使い方を学べます。このビデオではトランシーバーへのフィジカル・メディア・アタッチメント (PMA) の設定を最適化する方法を解説します。

トランシーバー・ツールキットの使い方 パート 2

この 4 部構成ビデオではインテル® Arria® 10 FPGA 開発キットでのデモンストレーションを通じて、トランシーバー・ツールキット・アプリケーションの使い方を学べます。このビデオではトランシーバーの PMA 設定を最適化する方法を解説します。

トランシーバー・ツールキットの使い方 パート 3

この 4 部構成ビデオではインテル® Arria® 10 FPGA 開発キットでのデモンストレーションを通じて、トランシーバー・ツールキット・アプリケーションの使い方を学べます。このビデオではトランシーバーの PMA 設定を最適化する方法を解説します。

トランシーバー・ツールキットの使い方 パート 4

この 4 部構成ビデオではインテル® Arria® 10 FPGA 開発キットでのデモンストレーションを通じて、トランシーバー・ツールキット・アプリケーションの使い方を学べます。このビデオではトランシーバーの PMA 設定を最適化する方法を解説します。

インテル Arria 10 デバイスを用いたプリエンファシスの基本

高速信号における信号品質 (Signal Integrity) 補償である、プリエンファシスについて説明し、インテル® Arria® 10 デバイスを用いてシミュレーション、実機波形を比較しプリエンファシスの実動作を理解します。
インテル® Arria® 10 トランシーバーのプリエンファシス機能の基本を学習し、シミュレーションされた波形図とシリコンの測定値を比較します。

インテル® Arria® 10 デバイス・トランシーバーでのダイナミック・リコンフィグレーション (英語)

このビデオではインテル® Arria® 10 デバイスにおいて、エンベデッド・ストリーマーでの TX PLL の切り替えを用いたデータレートの変更方法を解説します。

エンベデッド・ストリーマーを使用したインテル® Arria®10 デバイス・トランシーバーのリコンフィグレーション (英語)

このビデオではインテル® Arria® 10 デバイス・トランシーバーの標準 PCS におけるエンベデッド・ストリーマーを使用したダイナミック・リコンフィグレーションの方法を解説します。

IBIS-AMI モデルを使用したインテル® Arria® 10 デバイス・トランシーバーのシグナル・インテグリティー推定 (英語)

このビデオでは、インテル® アドバンスト・リンク・アナライザーでのインテル® Arria® 10 デバイス・トランシーバー IBIS-AMI モデルを使用したシグナル・インテグリティー・シミュレーションの方法を解説します。また、このビデオではアイ・ダイアグラムのレポートも紹介します。

Intel® Stratix® 10 Device E-Tile Transceiver Debug Tool  

The debug tool consists of two sub-tools

  1. Status tool enables you to read and reset PMA parameters and log it in a file. It also enables you to perform adaptation flow (Internal/external loopback, initial adaptation), read and reset bit errors.
  2. Tuning tool enables you to tune the transceiver with base line PMA parameter configurations for 10Gbps/28Gbps/56Gbps and with custom parameters it enables you to sweep PMA parameters and log it in a file. Use this tool to analyze the health of the transceiver channels in your Intel® Stratix® 10 Device E-Tile.

Intel® Arria® 10 Device Transceiver PHY - Fault Tree Analyzer

This interactive fault tree analyzer provides guidelines for troubleshooting issues you may encounter while using Intel® Arria® 10 Device Transceiver PHY. The analyzer consists of three sections:

  1. Native PHY Debug
  2. Link Tuning Debug
  3. Dynamic Reconfiguration Debug

Use this fault tree analyzer to help you resolve Transceiver PHY issues and bring up your design as efficiently as possible. Use it along with the Intel® Arria® 10 Device Transceiver PHY Debug Tool

インテル® Stratix® 10 デバイス L タイル / H タイル・トランシーバー PHY デバッグツール

このデバッグツールは 4 つのサブツールで構成されています。

  1. 電圧ツール: レシーバー・データ・サンプリング・ノードとトランスミッター・ノードで電圧を測定できます。
  2. チャネル・ステータス・ツール: レシーバーのクロック・データ・リカバリー (CDR) のデータにロックされたステータス、キャリブレーション・ステータス、ループバック・ステータス、PRBS ジェネレーター / チェッカーのステータスを確認できます。
  3. 適応ステータスツール: ゴールデンビット設定に対して、コンフィグレーションされた適応登録ビットをクロス検証できます。ゴールデンビットは所定のレジスターに対する推奨ビット設定です。
  4. アイ・デバッグ・ツール: アイの高さや幅を測定できます。

このツールを使用して、インテル® Stratix® 10 デバイス L タイル / H タイルのトランシーバー・チャネルの正常性を解析できます。

インテル® Arria® 10 デバイス・トランシーバー PHY デバッグツール

このデバッグツールは、インテル® Stratix® 10 バージョンと同じ 4 つのサブツールで構成されています。

  1. 電圧ツール: レシーバー・データ・サンプリング・ノードとトランスミッター・ノードで電圧を測定できます。
  2. チャネル・ステータス・ツール: レシーバーのクロック・データ・リカバリー (CDR) のデータにロックされたステータス、キャリブレーション・ステータス、ループバック・ステータス、PRBジェネレーター / チェッカーのステータスを確認できます。
  3. 適応ステータスツール: ゴールデンビット設定に対して、コンフィグレーションされた適応登録ビットをクロス検証できます。ゴールデンビットは所定のレジスターに対する推奨ビット設定です。
  4. アイ・デバッグ・ツール: アイの高さや幅を測定できます。

このツールを使用して、インテル® Arria® 10 デバイスのトランシーバー・チャネルの正常性を解析できます。

インテル® Quartus® Prime 開発ソフトウェア・スイートのリリースノート (注: トランシーバー・ネイティブ PHY IP リリースノートは現在、インテル® Quartus® Prime 開発ソフトウェア・スイートのリリースノートに含まれています)

インテル® Cyclone® 10 デバイス

インテル® Arria® 10 デバイス

  • インテル® Arria® 10 GX/GT デバイスのエラッタとデザインに関する推奨事項
  • インテル® Arria® 10 SX デバイスのエラッタとデザインに関する推奨事項

インテル® Stratix® 10 デバイス

その他のテクノロジー