FPGA コンフィグレーション・トラブルシューター

このトラブルシューターは、FPGA コンフィグレーションの試みに役立ちます。このトラブルシューターは想定されえるあらゆる事例を網羅してはいませんが、構成中に起こる問題の大部分を特定します。このトラブルシューターとインテル® FPGA ナレッジ・データベースは、コンフィグレーション問題の特定および解決を可能にします。

コンフィグレーションの問題は何ですか？

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    専用の JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。 プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること。

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
AS プログラミング・ケーブルで直接 EPCS をプログラミングする場合、プログラミング・ケーブルの電源と EPCS デバイスのインターフェイスを確認する。 電源またはインターフェイスが安定しない場合、Quartus® II プログラマーは EPCS デバイスに対する情報の読み取り / 書き込みができません。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた EPCS 密度 (EPCS64 または EPCS128)

    エラーが発生し始めた時刻のエラーの症状の説明。例: プログラミング・サイクルの開始 / 終了時に EPCS プログラミングでエラーが発生し始めた。

    FPGA 側で検出した nCS、DCLK、ASDO 信号のスクリーンショット

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい MSEL 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていること

    対応するフラッシュデバイスが使用されていること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成して FPGA を再構成するか、新しいプログラミング・ファイルを使用してフラッシュを再プログラムして検証します。 最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。
DCLK および DATA ライン / バス信号のシグナル・インテグリティーを確認する ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く引き下げます。
Quartus® II ソフトウェアで INIT_DONE オプションを有効にし、 INIT_DONE ピンをチェックして、デバイスが初期化段階を終了してことを確認する CONF_DONE ピンが高くリリースされても INIT_DONE ピンが低いままの場合、デバイスは初期化段階を終了できません。CLKUSR オプションが有効になっている場合、デバイス・ハンドブックに記載されているように、CLKUSR ピンを通じて十分なクロックサイクルが提供されていることを確認してください。そうでない場合、デバイスは初期化段階を終了できません。CONF_DONE ピンが高くリリースされた後に INIT_DONE ピンが高くなると、デバイスは正常にユーザーモードに移行します。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA パーツナンバー

    FPGA 側で検出した nCONFIG、nSTATUS、DCLK、DATA ライン / バス信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが VCC またはグランドにつながれていること。MSEL ピンをフローティング状態のままにしないでください。

    nCE、nCONFIG、nSTATUS CONF_DONE、専用 JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用して FPGA を再構成します。 最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。
専用の JTAG 信号のシグナル・インテグリティーを確認する ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。
Quartus® II プログラマーで自動検出またはプログラムのインストラクションが実行される前に、nCONFIG ピンと nSTATUS ピンが高くリリースされていることを確認する nCONFIG ピンと nSTATUS ピンが高くリリースされていない場合、デバイスはリセットステータスのままか、適切に電源が上昇していません。そのため、デバイスはシリコン ID チェック命令を含むあらゆる JTAG インストラクションを受け取る準備ができていません。
プログラミング・ケーブルとデバイスの接点を確認する プログラミング・ケーブルとデバイス間の接続が安定しないと、両デバイス間の信号 / データの破損により FPGA はホストから有効な JTAG インストラクションを受信できません。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョンと、メッセージウィンドウに表示されたエラーメッセージ

    この問題の発生時に使用していた FPGA パーツナンバー

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

使用しているコンフィグレーション・スキームはどれですか？

パッシブシリアル (PS)

    チェックリスト

    問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい PS 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていることを確認してください

    デバッグ戦略

    次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

    戦略 意味 Quartus® II ソフトウェアで INIT_DONE オプションを有効にして、INIT_DONE ピンをチェックしてデバイスが初期化段階を終了したことを確認する CONF_DONE ピンが高くリリースされても INIT_DONE ピンが低いままの場合、デバイスは初期化段階を終了できません。CLRUSR オプションが有効になっている場合、デバイス・ハンドブックに記載されているように、CLKUSR ピンを通じて十分なクロックサイクルが提供されていることを確認してください。そうでない場合、デバイスは初期化段階を終了できません。CONF_DONE ピンが高くリリースされた後に INIT_DONE ピンが高くなると、デバイスは正常にユーザーモードに移行します。CONF_DONE が高くない場合、DCLK と DATA 信号で検出します。Quartus® II プログラマーで起動ボタンをクリックした後の両方を信号を観察する 両方の信号が低いままの場合、プログラムのインストラクションが FPGA に適切に発行されていません。

    それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA パーツナンバー

    FPGA 側で検出された nCONFIG、nSTATUS、DCLK、DATA 信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

JTAG

  • チェックリスト
  • 問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    • MSEL ピンが VCC またはグランドにつながれていること。MSEL ピンをフローティング状態のままにしないでください。

    nCE、nCONFIG、nSTATUS、CONF_DONE、専用の JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って、プルアップ / プルダウン抵抗につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE、専用 JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていることを確認してください

  • デバッグ戦略
  • 次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。
  • 戦略 意味 Quartus® II ソフトウェアで INIT_DONE オプションを有効にして、INIT_DONE ピンをチェックしてデバイスが初期化段階を終了したことを確認する CONF_DONE ピンが高くリリースされても INIT_DONE ピンが低いままの場合、デバイスは初期化段階を終了できません。CLRUSR オプションが有効になっている場合、デバイス・ハンドブックに記載されているように、CLKUSR ピンを通じて十分なクロックサイクルが提供されていることを確認してください。そうでない場合、デバイスは初期化段階を終了できません。CONF_DONE ピンが高くリリースされた後に INIT_DONE ピンが高くなると、デバイスは正常にユーザーモードに移行します。CONF_DONE が高くならない場合、TDO、TDI、TCK 信号で検出します。コンフィギュレーション中に TDO 信号が切り替えている間に TDI 信号が低いままであれば、コンフィギュレーション・データが JTAG スキャン・チェーン・レジスターを通じて CRAM ビットを正しくコンフィギュレーションしていないことを意味します。これは、JTAG プログラム・インストラクションが FPGA に正しく発行されていないことが原因の可能性があります。
  • それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    • この問題の発生時に使用していた Quartus® II ソフトウェアのバージョンと、メッセージウィンドウに表示されたエラーメッセージ

    この問題の発生時に使用していた FPGA パーツナンバー

    FPGA エンドで検出された nCONFIG、nSTATUS、TDO、TDI、TCK 信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

JTAG

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが VCC またはグランドにつながれていること。MSEL ピンをフローティング状態のままにしないでください。

    nCE、nCONFIG、nSTATUS CONF_DONE、専用 JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていることを確認してください

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略

意味

Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用して FPGA を再構成します。

最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。

専用の JTAG 信号のシグナル・インテグリティーを確認する

ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。

nSTATUS ピンを駆動する外付けデバイスがないことを確認する

nSTATUS ピンを外付けデバイスで駆動すると、予期せずピンを低い位置で動作させるためコンフィグレーション・プロセスが中断します。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョンと、メッセージウィンドウに表示されたエラーメッセージ

    この問題の発生時に使用していた FPGA パーツナンバー

    FPGA エンドで検出された nCONFIG、nSTATUS、TDO、TDI、TCK 信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

アクティブシリアル (AS)、アクティブパラレル (AP)、パッシブシリアル (PS)、ファースト・パッシブ・パラレル (FPP)

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略

意味

Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用してコンフィグレーション・デバイスまたはフラッシュを再プログラムして検証します。

最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。

DCLK および DATA ライン / バス信号のシグナル・インテグリティーを確認する

ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。

nSTATUS ピンを駆動する外付けデバイスがないことを確認する

nSTATUS ピンを外付けデバイスで駆動すると、予期せずピンを低い位置で動作させるためコンフィグレーション・プロセスが中断します。

    MSEL ピンが、デバイス・ハンドブックに従って正しい MSEL 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていることを確認してください

    対応するフラッシュデバイスが使用されていることを確認してください

    それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    1.この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    2.この問題の発生時に使用していた FPGA パーツナンバー

    3.FPGA 側で検出した nCONFIG、nSTATUS、DCLK、DATA ライン / バス信号のスクリーンショット

    4.シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    5.推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

アクティブパラレル (AP)

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい AP 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    対応フラッシュデバイスが使用されていることを確認してください</li>

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略

意味

Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用してフラッシュを再プログラムして検証します。

最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。

DCLK、DATA バス、フラッシュ制御信号のシグナル・インテグリティーをチェックする

ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。

プログラミング・ファイル生成時にコンフィグレーション・データのバイトアドレスが 0x020000 に設定されていることを確認する。デフォルトのコンフィグレーション・ブート・アドレスは 16 ビットワード・アドレスで、フラッシュメモリー・デバイスの 8 ビット・バイト・アドレスに相当します。

プログラミング・ファイル内の間違ったアドレス設定が、パラレルフラッシュから間違った / 無効のデータを読む込む原因となります。

nSTATUS ピンを駆動する外付けデバイスがないことを確認する

nSTATUS ピンを外付けデバイスで駆動すると、予期せずピンを低い位置で動作させるためコンフィグレーション・プロセスが中断します。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA とフラッシュデバイスのパーツナンバー

    FPGA 側で検出した nCONFIG、nSTATUS、DCLK、DATA バス信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

アクティブシリアル (AS)

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい AS 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略

意味

Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用してコンフィグレーション・デバイスを再プログラムして検証します。

最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。

nCS、DCLK、DATA 信号のシグナル・インテグリティーをチェックする

ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。

nSTATUS ピンを駆動する外付けデバイスがないことを確認する

nSTATUS ピンを外付けデバイスで駆動すると、予期せずピンを低い位置で動作させるためコンフィグレーション・プロセスが中断します。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA とコンフィグレーション・デバイスのパーツナンバー

    FPGA 側で検出された nCONFIG、nSTATUS、DCLK、DATA 信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

JTAG

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが VCC またはグランドにつながれていること。MSEL ピンをフローティング状態のままにしないでください。

    nCE、nCONFIG、nSTATUS、CONF_DONE、専用 JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていることを確認してください

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略

意味

Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用して FPGA を再構成します。

最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。

専用の JTAG 信号のシグナル・インテグリティーを確認する

ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。

nSTATUS ピンを駆動する外付けデバイスがないことを確認する

nSTATUS ピンを外付けデバイスで駆動すると、予期せずピンを低い位置で動作させるためコンフィグレーション・プロセスが中断します。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョンと、メッセージウィンドウに表示されたエラーメッセージ

    この問題の発生時に使用していた FPGA パーツナンバー

    FPGA エンドで検出された nCONFIG、nSTATUS、TDO、TDI、TCK 信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

パッシブシリアル (PS)、ファースト・パッシブ・パラレル (FPP)

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい PS / FPP 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていることを確認してください

    対応するフラッシュデバイスが使用されていることを確認してください

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略

意味

Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用してフラッシュを再プログラムして検証します。

最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。

DCLK、DATA ライン / バス、フラッシュ制御信号のシグナル・インテグリティーをチェックする

ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。

nSTATUS ピンを駆動する外付けデバイスがないことを確認する

nSTATUS ピンを外付けデバイスで駆動すると、予期せずピンを低い位置で動作させるためコンフィグレーション・プロセスが中断します。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA とフラッシュデバイスのパーツナンバー

    FPGA 側で検出した nCONFIG、nSTATUS、DCLK、DATA ライン / バス信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

アクティブシリアル (AS)

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい AS 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略

意味

Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用してコンフィグレーション・デバイスを再プログラムして検証します。

最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。

nCS、DCLK、DATA 信号のシグナル・インテグリティーをチェックし、FPGA とコンフィグレーション・デバイス間のこれらの信号にアクティビティーが存在することを確認する

ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。

CONF_DONE ピンに遅延を引き起こす可能性のある容量負荷や外付けデバイスが存在しないことを確認する

CONF_DONE ピンを遅延またはロードすると、有効なタイミング範囲内で CONF_DONE が高く上昇できないことがあります。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA とコンフィグレーション・デバイスのパーツナンバー

    FPGA 側で検出された nCONFIG、nSTATUS、DCLK、DATA 信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

JTAG

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが VCC またはグランドにつながれていること。MSEL ピンをフローティング状態のままにしないでください。

    nCE、nCONFIG、nSTATUS、CONF_DONE、専用 JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていることを確認してください

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略

意味

Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用して FPGA を再構成します。

最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。

専用の JTAG 信号のシグナル・インテグリティーを確認する

ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。

CONF_DONE ピンに遅延を引き起こす可能性のある容量負荷や外付けデバイスが存在しないことを確認する

CONF_DONE ピンを遅延またはロードすると、有効なタイミング範囲内で CONF_DONE が高く上昇できない可能性があります。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョンと、メッセージウィンドウに表示されたエラーメッセージ

    この問題の発生時に使用していた FPGA パーツナンバー

    FPGA エンドで検出された nCONFIG、nSTATUS、TDO、TDI、TCK 信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

パッシブシリアル (PS)、ファースト・パッシブ・パラレル (FPP)

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい AP/PS/FPP 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    すべてのタイミング仕様が満たされていることを確認してください

    対応するフラッシュデバイスが使用されていることを確認してください

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用してフラッシュを再プログラムして検証します。 最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。
DCLK、DATA ライン / バス、フラッシュ制御信号のシグナル・インテグリティーをチェックする ライン / バスのノイズがコンフィグレーション・プロセスを妨げ、データの破損を引き起こします。コンフィグレーション中にデータが破損した場合、FPGA はコンフィグレーション・エラーを検出して nSTATUS ピンを低く下げます。
CONF_DONE ピンに遅延を引き起こす可能性のある容量負荷や外付けデバイスが存在しないことを確認する CONF_DONE ピンを遅延またはロードすると、有効なタイミング範囲内で CONF_DONE が高く上昇できないことがあります。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA とフラッシュデバイスのパーツナンバー

    FPGA 側で検出した nCONFIG、nSTATUS、DCLK、DATA ライン / バス信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    nCE、nCONFIG、nSTATUS ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
FPGA とボード面とのはんだ付けされた接点をチェックする FPGA の電源が正常に入らないか、FPGA が POR を正常に終了しない場合、nCONFIG と nSTATUS ピンはリリースされません。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた FPGA パーツナンバー

    電源オンの段階から上昇した電圧 (コア電圧、コンフィグレーション電圧) のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンがデバイス・ハンドブックに従って AS コンフィグレーション設定につながれていること

    専用の JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。 プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
プログラミング・ケーブルに電源が入り、FPGA に正しく接続されていることを確認する 電源またはインターフェイスが安定しない場合、Quartus® II プログラマーは EPCS デバイスに対する情報の読み取り / 書き込みができません。
AS プログラミング・ケーブルで EPCS デバイスがプログラミング可能であることをチェックする EPCS デバイス が機能していることを確認することが目的です。ハードウェア面の制約により AS プログラミング・ケーブルでテストできない場合、この手順はスキップしてください。
EPCS デバイスがプログラムされる前に FPGA に SFL イメージが存在することを確認する FPGA に SFL ブリッジが存在しない場合、Quartus® II プログラマーは FPGA の ASMI インターフェイスにアクセスして ECPS デバイスをプログラムできません。
SFL イメージが FPGA に構成されてからデバイスを再起動しないで、Quartus® II プログラマーで自動検出を試みる FPGA のみが検出された場合、Quartus® II プログラマーが SFL ブリッジを通じて FPGA の ASMI インタフェイスにアクセスできないか、Quartus® II プログラマーが ASMI を通じて EPCS と FPGA の間のインタフェイスを検出できないことを意味します。双方のデバイスの電源とインターフェイスをチェックするか、最新バージョンの Quartus® II ソフトウェアの SFL を使用してください。FPGA と EPCS の両方が検出された場合、シグナル・インテグリティーの問題の可能性が最も高くなります。DATA0、DCLK、nCS、ASDO ピンのシグナル・インテグリティーをチェックしてください。これらの信号の場所のノイズは EPCS プログラミング・プロセスを中断します。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    Quartus® II のメッセージウィンドウに表示されたエラーメッセージのスクリーンショット

    この問題の発生時に使用していた EPCS 密度 (EPCS64 または EPCS128)

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

    対応するフラッシュデバイスが使用されていることを確認してください

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
プログラミング・ケーブルに電源が入り、FPGA に正しく接続されていることを確認する 電源またはインターフェイスが安定しない場合、Quartus® II プログラマーはフラッシュデバイスに対する情報の読み取り / 書き込みができません。
フラッシュデバイスがプログラムされる前に MAX II CPLD または FPGA に PFL イメージが存在することを確認する MAX II CPLD または FPGA に PFL ブリッジが存在しない場合、Quartus® II ソフトウェアはフラッシュデバイスにアクセスできません。
PFL イメージが FPGA に構成されてからデバイスを再起動しないで、Quartus® II プログラマーで自動検出を試みる FPGA のみが検出された場合、Quartus® II プログラマーが PFL ブリッジを通じてフラッシュデバイスにアクセスできないことを意味します。MAX II CPLD または FPGA とフラッシュデバイス間の電源とインターフェイスをチェックするか、最新バージョンの Quartus® II ソフトウェアの SFL を使用してください。FPGA と EPCS の両方が検出された場合、シグナル・インテグリティーの問題の可能性が最も高くなります。DATA ライン / バス、DCLK、制御信号ピンのシグナル・インテグリティーをチェックしてください。これらの信号の場所のノイズはフラッシュのプログラミング・プロセスを中断します。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    Quartus® II のメッセージウィンドウに表示されたエラーメッセージのスクリーンショット

    この問題の発生時に使用していたフラッシュデバイス (Numonyx 512MB、Spansion 128MB など)

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい MSEL 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
Quartus® II ビットストリーム生成がこの問題の要因となっている可能性があるため、Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成して FPGA を再構成するか、新しいプログラミング・ファイルを使用してフラッシュを再プログラムして検証します。 最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。
CONF_DONE ピンが遅延していないことを確認する。

    CONF_DONE トレースに余分な容量負荷がないこと確認する

    高度なオプションのビット設定を使用して、デバイスのビットストリーム末尾のパッドバイト数を追加する

    ASコンフィグレーションの場合、高度なオプションのビット設定を使用して、CONF_DONE エラーチェックを無効にするか、プログラム長のカウントを変更する

 CONF_DONE が遅延すると、デバイスが CONF_DONE 検出ウィンドウに遅れてコンフィグレーション・エラーが発生します。注: CONF_DONE のエラーチェックを無効にすると、FPGA は有効なタイミング範囲内で CONF_DONE が正しく上昇するかどうかチェックしません。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA パーツナンバー

    非圧縮および圧縮されたプログラミング・ファイルを添付

    エラーが発生し始めた時刻のエラーの症状の説明。例: プログラミング・サイクルの開始 / 終了時にコンフィグレーションのエラーが始まった。

    FPGA 側で検出した nCONFIG、nSTATUS、DCLK、DATA ライン / バス信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    MSEL ピンが、デバイス・ハンドブックに従って正しい MSEL 設定につながれていること

    nCE、nCONFIG、nSTATUS、CONF_DONE ピンが、デバイス・ハンドブックの推奨設定にしたがって接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
Quartus® II ビットストリーム生成がこの問題の要因となっている可能があるため、Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成して FPGA を再構成するか、新しいプログラミング・ファイルを使用してフラッシュを再プログラムして検証します。 最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。
CONF_DONE ピンが遅延していないことを確認する。

    CONF_DONE トレースに余分な容量負荷がないこと確認する

    高度なオプションのビット設定を使用して、デバイスのビットストリーム末尾のパッドバイト数を追加する

    ASコンフィグレーションの場合、高度なオプションのビット設定を使用して、CONF_DONE エラーチェックを無効にするか、プログラム長のカウントを変更する

 CONF_DONE が遅延すると、デバイスが CONF_DONE 検出ウィンドウに遅れてコンフィグレーション・エラーが発生します。注: CONF_DONE のエラーチェックを無効にすると、FPGA は有効なタイミング範囲内で CONF_DONE が正しく上昇するかどうかチェックしません。
暗号化されたファイルを使用してコンフィギュレーションを実行する前に、デバイスが正常にキープログラムされていることを確認する デバイスにキーが存在しない場合、デバイスは暗号化されたファイルを復号できません。
ファイル暗号化を実行し、デバイスをプログラムするために同じキーが使用されていることを確認する キーに互換性がない場合、デバイスは暗号化されたデバイスを復号できません。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA パーツナンバー

    非圧縮および圧縮されたプログラミング・ファイルを添付

    エラーが発生し始めた時刻のエラーの症状の説明。例: プログラミング・サイクルの開始 / 終了時にコンフィグレーションのエラーが始まった。

    FPGA 側で検出した nCONFIG、nSTATUS、DCLK、DATA ライン / バス信号のスクリーンショット

    シングルデバイスまたはマルチデバイス構成を実行している場合は指定します。マルチデバイス構成についてはチェーンに接続されているデバイスをリストアップしてください

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    nCE、nCONFIG、nSTATUS CONF_DONE、専用 JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用して FPGA を再構成します。 最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。
揮発性キーのプログラミングを実行する前に、デバイスが不揮発性キーでプログラムされていないことを確認する 不揮発性キー (1 回のみプログラム可能) がデバイスにプログラムされていると、揮発性キーをプログラムできません。
VCCBAT に電源が入っていることを確認する VCCBAT は揮発性キーストレージの専用電源です。VCCCBAT 電源がない場合、揮発性レジスターは電源が入りません。
揮発性キーのプログラミングを行う前に、同じセットアップ (同じボード、ダウンロード・ケーブル、Quartus® II ソフトウェアのバージョン) が JTAG プログラミングを実行できることを確認する JTAG プログラミングがエラーになった場合、特定の揮発性キーのプログラミングのエラーではありません。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA パーツナンバー

    Quartus® II のメッセージウィンドウに表示されたエラーメッセージのスクリーンショット

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    nCE、nCONFIG、nSTATUS CONF_DONE、専用 JTAG ピン (TCK、TMS、TDO、TDI) が、デバイス・ハンドブックの推奨設定に従って接続されていること。プルアップ / プルダウン抵抗が必要な場合、抵抗値が正しいことを確認してください。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
Quartus® II ソフトウェアの最新バージョンをダウンロードする。プログラミング・ファイルを再生成し、新しいプログラミング・ファイルを使用して FPGA を再構成します。 最新の Quartus® II ソフトウェアにバグの修正がある可能性があります。
揮発性キーのプログラミングを実行する前に、デバイスが不揮発性キーでプログラムされていないことを確認する 不揮発性キー (1 回のみプログラム可能) がデバイスにプログラムされていると、揮発性キーをプログラムできません。
不揮発性キーのプログラミング周波数 (JTAG TCK 周波数) が、仕様に従って設定されていることを確認する JTAG TCK 周波数が一定でないと、ポリヒューズのプログラミングが中断されます。
適切なダウンロード・ケーブル (Ethernet Blaster や JTAG テクノロジーなど) が不揮発性キーのプログラミングに使用されていることを確認する サポートされていないダウンロード・ケーブルでは、不揮発性キーのプログラミングはできません。
揮発性キーのプログラミングを行う前に、同じセットアップ (同じボード、ダウンロード・ケーブル、Quartus® II ソフトウェアのバージョン) が JTAG プログラミングを実行できることを確認する JTAG プログラミングがエラーになった場合、特定の揮発性キーのプログラミングのエラーではありません。注:コンフィグレーション・トラブルシューターの最初のページに戻って、JTAG 関連のエラーを選択してください。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA パーツナンバー

    Quartus® II のメッセージウィンドウに表示されたエラーメッセージのスクリーンショット

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

チェックリスト

問題のデバッグを進める前に、このチェックリストを使って、あなたの設計に推奨されるコンフィギュレーション設定に従っていることを確認することをお勧めします。

    電源がデバイス・データシートに従って適切な電圧レベルまで上昇し、安定した動作を維持していること

デバッグ戦略

次の表では、問題の原因を絞り込むために推奨されるデバッグ戦略をリストアップしています。各戦略に目を通し、それに従って検証を行うことをお勧めします。

戦略 意味
デザインのリモート・アップデート・ブロックを有効にしていることを確認する リモート・アップデート・ブロックが有効になっていない場合、リモート・アップデート機能は使用できません。
ユーザーロジックが altremote_update megafunction のユーザーガイドに記載されている概要に沿っていることを確認する (デザインでリモート・アップデート・ブロックを有効にする方法については、デバイス・ハンドブックを参照してください) 他のアプリケーションの画像に切り替えた際に、一部のインターフェイスが正しく動作しない場合があります。
アプリケーション・ページの正しい開始アドレスを割り当てていることを確認する正しい開始アドレスを割り当てる方法については、ハンドブックとアプリケーション・ノートを参照してください。 アプリケーションの開始アドレスが正しく設定されていないと、デバイスは適切な画像を読み込むことができません。
アプリケーション・ページの開始アドレスがリモート・アップデート回路に正しく書き込まれていることを確認する。正しい param[2..0] を使用し、write_param を 1 クロックサイクルに対してアサートし、data_in 入力バスのデータが安定した後に write_param をアサートします。 アプリケーション・イメージの開始アドレスが正しく書き込まれていないと、デバイスは適切なアプリケーション・イメージをロードすることができません。
altremote_update の再コンフィギュレーション入力を、少なくとも 1 クロックサイクルの間トリガーすることを確認するaltremote_update メガファンクションの再コンフィグレーション入力ポートに関連する仕様がある場合は、ハンドブックまたはユーザーガイドを参照してください。 これによって、デバイスは nCONFIG のポジティブエッジを検出して再コンフィギュレーションを開始できるようになります。

それでも問題が解決しない場合、mySupport から当社のテクニカルサポートに問い合わせてサポートを求めることができます。mySupport にサービスリクエストを送信した後で、次の情報を提供してください。

    この問題の発生時に使用していた Quartus® II ソフトウェアのバージョン

    この問題の発生時に使用していた FPGA パーツナンバー

    アプリケーション・イメージの開始アドレス書き込み操作における SignalTap II のスクリーンショット

    altremote_update メガファンクションに供給されたクロック周波数

    推奨されるデバッグ戦略を実行した後の様子を具体的に説明してください

ご質問は、インテル・カスタマー・サポートで、利用可能なサポートオプションをご確認ください。インテル® プレミア・サポートをご利用のお客様は、インテル® プレミア・サポートのサイトでトレーニングやヘルプトピックをご覧いただけます。

また、インテルのコミュニティーでは、FPGA および製品のプログラマブル・ソリューション・ファミリーに関する質問や回答を検索することができます。