プロトコル経由コンフィグレーション

プロトコル経由コンフィグレーション (CvP) は、さまざまなデバイス向け PCI Express (PCIe*) インターフェイスを介して、FPGA ファブリックを設定可能にするコンフィグレーション・スキームです。

自立型 PCIe ハード intellectual property (IP) は、FPGA が完全にコンフィグレーションされる前に、エンベデッド PCIe コアの操作を可能にします。このため、FPGA は PCIe ウェイクアップ時間の要件を簡単に満たすことができます。

表 1.CvP ドキュメントとリソース

リソース・ドキュメント

詳細
プロトコル経由コンフィグレーション (CvP) 実装ユーザーガイド: インテル® Agilex™™ 5 FPGAs & SoC このドキュメントでは、Agilex™™ 5 FPGAs の CvP コンフィグレーション・スキームについて説明します。
Agilex™® 7 デバイス プロトコル経由コンフィグレーション (CvP) 実装ユーザーガイド このドキュメントでは、Agilex™™ デバイス・ファミリー対応 CvP コンフィグレーション・スキームについて説明します。
Stratix® 10 プロトコル経由コンフィグレーション (CvP) 実装ユーザーガイド このドキュメントでは、Stratix® 10 デバイス・ファミリーの CvP コンフィグレーション・スキームについて説明します。
Arria® 10 CvP 初期化と PCI Express のパーシャル・コンフィグレーションについてのユーザーガイド このユーザーガイドは、20nm FPGA における CvP 向けのモード、トポロジー、機能、デザインの考慮事項およびソフトウェアについて説明します。
V シリーズ FPGA デバイスにおけるプロトコル経由コンフィグレーション (CvP) 実装についてのユーザーガイド このユーザーガイドでは、CvP 向けのモード、トポロジー、機能、デザインの考慮事項およびソフトウェアについて説明します。
FPGA プロトコル経由コンフィグレーション・ホワイトペーパー このホワイトペーパーは、システムが 28nm FPGA で PCIe ウェイクアップ時間の要件を満たすのに、CvP がどのように役に立つのかを説明します。
すべてを表示 表示件数を減らす

表 2.CvP ドライバーとツール

ドライバーとツール 詳細
プロトコル経由コンフィグレーション (CvP) - Linux システム (14nm および 10 nm デバイス) におけるアップストリーム・オープンソース CvP ドライバー これは、CvP を介して FPGA のコアをコンフィグレーションするためのオープンソース Linux* ドライバーのためのコードです。このオープンソース・コードを自分自身のドライバーを書く際のリファレンスとして利用したり、このドライバーをカスタマイズして、システム上で CvP 動作を実行することもできます。

プロトコル経由コンフィグレーション (CvP) - ソフトウェア・ドライバー・コード (28nm および 20nm デバイス)

  • サポートされているデバイス:
    • Arria® 10 FPGAsおよび SoC FPGAs
    • Cyclone® 10 GX FPGAs
    • Stratix® V FPGA
    • Arria® V FPGAs & SoC FPGAs

これは、CvP を介して FPGA のコアをコンフィグレーションするためのオープンソース Linux* ドライバーのためのコードです。このオープンソース・コードを自分自身のドライバーを書く際のリファレンスとして利用したり、このドライバーをカスタマイズして、システム上で CvP 動作を実行することもできます。
すべてを表示 表示件数を減らす