JTAG コンフィギュレーション

JTAG コンフィギュレーション手法は、IEEE 標準 1149.1 JTAG インタフェース・ピンを使用し、JAM STAPL(Standard Test and Programming Language)規格をサポートします。アルテラ・デバイスは、JTAG インストラクションがどのデバイス・コンフィギュレーション・モードよりも優先されるように設計されています。したがって、JTAG コンフィギュレーションを他のコンフィギュレーション・モードの完了を待たずに実行することができます。JTAG コンフィギュレーションは、アルテラのダウンロード・ケーブルまたはマイクロプロセッサなどのインテリジェント・ホストを使用して実行できます。

詳しくは、コンフィギュレーション・ハンドブック の関連するアルテラ・デバイスのコンフィギュレーションの章を参照してください。

JTAG モードでのコンフィギュレーション方法

  • ISP(in-system programmability)およびプロトタイプ作成にダウンロード・ケーブルを使用


エンベデッド・ソリューション

  • JRunner (英語版・PDF)
    • JTAG インタフェースを介した FPGA のコンフィギュレーションに使用するポータブル・ソフトウェア・ドライバ
    • PC またはエンベデッド・プロセッサ上で動作
    • ByteBlaster™ II または ByteBlasterMV™ ダウンロード・ケーブルを使用
    • エンベデッド・プラットフォームまたはその他のプラットフォームに移植可能な ソース・コード (ZIP)  
  • Jam STAPL player (英語版・PDF)
    • JTAG インタフェースを介したイン・システム・プログラミング (ISP) を提供
    • PC またはエンベデッド・プロセッサ上で動作
    • ByteBlaster™ II または ByteBlasterMV™ ダウンロード・ケーブルを使用
    • エンベデッド・プラットフォームまたはその他のプラットフォームに移植可能な ソース・コード  


関連資料