JTAG コンフィグレーション

JTAG コンフィグレーション・スキームは、IEEE 標準 1149.1 JTAG インターフェイス・ピンを使用し、JAM スタンダード・テストおよびプログラミング言語 (STAPL) 規格をサポートしています。シリアル・ベクトル・ファイル (SVF) は、サードパーティ・プログラミング・ツールを使ったインテル® FPGA デバイスでサポートされています。インテル®FPGA デバイスは、JTAG インストラクションがどのデバイス・コンフィグレーション・モードよりも優先されるように設計されています。したがって、他のコンフィグレーション・モードの完了を待たずに、JTAGコンフィグレーションを実行できます。JTAG コンフィグレーションは、インテル® FPGA ダウンロード・ケーブル、またはマイクロプロセッサーなどのインテリジェント・ホストを使用して実行できます。

コンフィグレーション方法

• ダウンロード・ケーブルのインテル® FPGA
  • ダウンロード・ケーブルを使用して、構成データをダウンロードするか、生産中にシステムへのプロトタイピング中にデータをプログラムします。
    • インテル® FPGA Download Cable・ユーザーガイド
    • ダウンロード・ケーブル

• JRunner
  • JTAG インターフェイスを介してFPGAを設定するために使用されるポータブル・ソフトウェア・ドライバー。
  • PC または組込み機器向けプロセッサーで動作します。
  • ByteBlasterTM II または ByteBlasterMVTM ダウンロード・ケーブルが使用できます。
  • エンベデッド・システムまたはその他のプラットフォームへの移植に利用できるソースコード。
• Jam™ STAPL プレーヤー
  • JTAG インターフェイスを介したインシステム・プログラミング (ISP) を提供します。
  • PC または組込み機器向けプロセッサーで動作します。
  • ByteBlaster II または ByteBlasterMV ダウンロード・ケーブルが使用できます。

ドキュメント

• Stratix® IV デバイス・ハンドブック、ボリューム 1、第 12 章: JTAG バウンダリースキャン・テスト
• Stratix® III デバイスにおける IEEE 1149.1 (JTAG) バウンダリースキャン・テスト
• Stratix® II および Stratix® II GX デバイスにおける IEEE 1149.1 (JTAG) バウンダリースキャン・テスト
• Cyclone® III デバイス向け IEEE 1149.1 (JTAG) バウンダリースキャン・テスト
• Cyclone® II デバイス向け IEEE 1149.1 (JTAG) バウンダリースキャン・テスト
• Arria® GX デバイス向け IEEE 1149.1 (JTAG) バウンダリースキャン・テスト
• Arria® II デバイス向け JTAG バウンダリースキャン・テスト
• AN 39: インテル® FPGA デバイスにおける IEEE 1149.1 (JTAG) バウンダリースキャン・テスト

関連リンク

Cyclone® V デバイス・ハンドブック: ボリューム 1: デバイスのインターフェイスおよび統合

インテル® FPGA コンフィグレーション・デバイス