記事 ID: 000084245 コンテンツタイプ: トラブルシューティング 最終改訂日: 2014/02/19

HPS DDR3 コントローラーがキャリブレーションに失敗するのはなぜですか?

環境

  • インテル® Quartus® II サブスクリプション・エディション
  • UniPHY インテル® FPGA IP 搭載 DDR3 SDRAM コントローラー
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    Quartus® II ソフトウェア・バージョン 13.0 または 13.0sp1 で生成された HPS DDR3 コントローラーでキャリブレーションが失敗し、デバッグ出力テキストファイルに以下のデバッグ・メッセージが生成される場合があります。

    test_load_patterns(0,すべて) => (85 == 255) => 0

    保証された読み取りテストに失敗しました

    Seq。C: キャリブレーションに失敗しました

    Seq。C: エラーステージ : 1

    Seq。C: エラーサブステージ: 1

    Seq。C: エラーグループ : 0

    HPS Vref ピンに大電流が流れて Vref 電圧が低下し、DDR3 キャリブレーションが失敗するという既知の問題があります。

    解決方法

    Quartus® II 13.0SP1 リリース DP5 パッチをインストールします。以下の関連ソリューションのリンクを参照してください。

    同じ修正は、Quartus® II 13.0SP1 リリース用の個別のパッチ (1.34) としても利用可能です。DP5 パッチをインストールすることを推奨しますが、HPS Vref の問題のみに対応する別のパッチが必要な場合は、Altera にお問い合わせください。

    この問題は、Quartus® II ソフトウェア 13.1 リリースで修正されています。

    関連記事

    関連製品

    本記事の適用対象: 19 製品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。