I/O 管理、ボード開発サポート、

今日の「Time-to-Market」の制約を満たすには、デザイン・サイクルの早期に FPGA の I/O ピンのプラニングを行う必要があります。Quartus® II ソフトウェアは、早期の I/O プランニングおよびサイン・オフ用のクラス最高の I/O 管理ツールを備えています。I/O プランニングを行いながら、PCB 統合のための FPGA デザインを準備してください。Quartus II ソフトウェアで「基板を考慮した」ボード・トレース・モデルを作成して、I/O シグナル・インテグリティ指数を取得するか、またはサードパーティのシグナル・インテグリティ・シミュレーション・ツールでのシミュレーション用 IBIS/HSPICE モデルを生成します。I/O ピン配置をエクスポートして、標準的な回路図キャプチャ・ツールで使用するためのカスタム回路図シンボルを作成してください。

I/O 管理、PCB、およびボード・レベルのシグナル・インテグリティについて詳しくは、以下のページをご覧ください。


Quartus II ソフトウェアの I/O 機能の概要については、Quartus II ソフトウェアの特長のページをご覧ください。

既知の問題およびテクニカル・サポート・ソリューションを検索するには、アルテラの ナレッジ・データベースをご利用ください。また、Altera Forum にて他のアルテラのユーザーと技術的な問題について討論することも可能です。

さらにテクニカル・サポートが必要な場合は、mySupport を使用して、サービス・リクエストの作成、表示、および更新を行ってください。

I/O 管理のリソース

表 1 に I/O 管理に関する技術資料へのリンクを示します。アルテラ FPGA の I/O 機能とサポートされている規格について詳しくは、該当する デバイス・ハンドブックの selectable I/O standards の章を参照してください。

表 1. I/O 管理の技術資料

リソース 説明
I/O 管理 (PDF) Quartus II 開発ソフトウェア・ハンドブックのこの章では、ピン・プランナ、カスタム・メガファンクションを使用した早期 I/O プランニング、I/O アサインメント解析、および最新 I/O タイミング解析など、Quartus II ソフトウェアで使用できる多数の I/O 機能をいつ、どのように使用するかを詳しく示す FPGA I/O プランニング・フローを提供しています。
Simultaneous Switching Noise (SSN) Analysis and Optimization (英語版・PDF) Quartus II 開発ソフトウェア・ハンドブックのこの章では、Quartus II ソフトウェア バージョン 9.0 から使用可能なSSN 解析ツールおよび最適化ツールの使用方法について解説します。この資料では、ツール・フローの紹介およびFPGA 設計において、正確な SSN 解析を実行するための必要条件についても解説します。また、Quartus II ソフトウェア SSN 最適化テクニックおよび設定についても紹介します。
AN 90: SameFrame Pin-Out Design for FineLine BGA Packages (英語版・PDF) アルテラの FLEX® および MAX® デバイス用のバーティカルおよびクロス・パッケージ・マイグレーションについて説明しています。

表 2 に I/O 管理に関するトレーニングおよびデモへのリンクを示します。

表 2. I/O 管理のトレーニングおよびデモ

リソース 説明
Quartus II ソフトウェア・デザイン・シリーズ:基礎編 (英語) (インストラクター・コース)

Quartus II ソフトウェア・デザイン・シリーズ:基礎編
(オンライン・コース)

Quartus II ソフトウェアを使用して、どのように アルテラ FPGA や CPLD の設計を行うかを学ぶことが出来ます。そして新しくプロジェクトを作成したり、既存のデザインファイルを用いて、デザインをコンパイルすることが可能です。

これは 1 日のインストラクター・コースです。

 

これは 8 時間のオンライン・コースです。

I/O アサイメント解析

Quartus II ソフトウェアの I/O アサインメント・ツールについての短時間のデモをご覧ください。

これは 4 分間のオンライン・デモです。

I/O システム・デザイン

(オンライン・コース)

Quartus II ソフトウェアで使用する I/O 管理機能について紹介します。

PCB デザイン・リソース

表 3 に、サードパーティの PCB ツールに関するリソースを紹介します。

表 3. PCB 関連資料

リソース 説明
Cadence Design Tools Support (英語版・PDF) Quartus II 開発ソフトウェア・ハンドブックのこの章では、Quartus II ソフトウェアと Cadence PCB デザイン・ツール間でのデザイン・フローについて説明しています。
Mentor Graphics PCB Design Tools Support (英語版・PDF) Quartus II 開発ソフトウェア・ハンドブックのこの章では、Quartus II ソフトウェアと Mentor Graphics® デザイン・ツール間でのデザイン・フローについて説明しています。
I/O 管理 (PDF) Quartus II ハンドブックのこの章では、出力信号のシグナル・インテグリティ指数を計算するための、高性能 I/O タイミング・オプションに使用するボード・トレース・モデルを含んだ情報を提供します。
電源供給ネットワーク(PDN)ツール・ユーザーガイド (PDF) このユーザーガイドは、PDN (power distribution network) ツールに関する概要情報を提供します。このツールを使用することで、アルテラ FPGA で使用されるボードレベルの PDN を最適化でき、電源と電圧レギュレータ・モジュール(VRM)から FPGA 電源への戻り電流を分配し、最適なトランシーバ・シグナル・インテグリティと FPGA 性能をサポートします。 
High-Speed Board Design Advisor for PDN (英語版・PDF) PDN(power distribution network) スタートガイド・チュートリアルおよびデザイン・ガイドラインを提供します。
AN 224: 高速ボード・レイアウト・ガイドライン (PDF) アルテラの FPGA を搭載した高速ボードのデザインおよびレイアウトのための情報と提案が記載されています。
AN 75: 高速動作ボードの設計 (PDF) 高速ボード・デザインに関する一般的な情報を提供します。

表 4 にサードパーティ PCB ツールのチュートリアルへのリンクを示します。

表 4. PCB デザインのトレーニング

リソース 説明
Power Distribution Network (PDN) ツール この簡単かつ使いやすい PDN デザイン・ツールは、すべてのアルテラ FPGA で使用可能な ボード・レベルの PDN を最適化するグラフィカル・ツールです。
Power Distribution Network Design Using Altera PDN Design Tools
(オンライン・コース)
高速デバイス向けのPDN デザインのチャレンジおよび、その解決方法について紹介します。特に、アルテラのPDF デザイン・ツールについての紹介および使用方法について詳しく説明します。
Power Distribution Network Design for Stratix III and Stratix IV
(オンライン・コース)

高速デバイス向けのPDN デザインに関する共通のチャレンジおよび、その解決方法、PDN(power distribution network)および、デカップリング手法、そしてFDTIM (Frequency Domain Target Impedance Method) デカップリング手法に関して解説します。

ボード・レベル・シグナル・インテグリティのリソース

表 5 に ボード・レベルのシグナル・インテグリティ解析のためのリソースへのリンクを示します。

表 5. ボード・レベルのシグナル・インテグリティのリソース

リソース 説明
Signal Integrity Analysis with Third-Party Tools (英語版・PDF) Quartus II 開発ソフトウェア・ハンドブックのこの章では、I/O の IBIS および HSPICE モデルをサードパーティ SI シミュレーション・ツールで使用して、シグナル・インテグリティ(SI)解析を実行する手法について説明しています。
I/O 管理 (PDF) Quartus II 開発ソフトウェア・ハンドブックのこの章は、最新の I/O タイミング解析に関するセクションです。 最新の I/O タイミング解析には、Quartus II ソフトウェアでボード・トレースを正確に表現するためのボード・トレース・モデルが必要です。最新の I/O タイミング解析では、潜在的な反射問題などのいくつかのシグナル・インテグリティ指数もレポートします。

表 6 では、シグナル・インテグリティ解析に関するコースを紹介します。

表 6. シグナル・インテグリティ解析

リソース 説明
Advanced I/O System Design
(オンライン・コース)
このトレーニングでは、FPGA に組み込まれた 高速 PCB を設計する際の、シグナル・インテグリティのシミュレーションや解析の必要性について解説します。同時スイッチング・ノイズ(SSN)についておよびノイズを除去および提言するツールについても紹介します。