Nios II プロセッサー・コンパクト・コンフィグレーション・デザイン例では、Nios II エンベデッド・プロセッサーとリモート・アップデート・コントローラーを使用して、Cyclone® III FPGA のリコンフィグレーションを行います。このデザインは、最小限の FPGA リソースを使用するように構築されています。そのコンパクトさゆえに、このデザインを既存のシステムに追加してリコンフィグレーション機能を持たせることができます。デザイン例の詳細については、アプリケーションノート AN 548: Cyclone III 向け Nios II コンパクト・コンフィグレーション・システム (PDF)を参照してください。
このデザイン例を使用
この例を実行するには、compact_config.zip をダウンロードし、お使いのハードドライブに解凍します。AN 548 の指示に従ってデザインを実行してください。
このデザインの使用には、インテル® デザイン例ライセンス契約の条件が適用されます。
デザインの仕様
デザインには以下のコンポーネントが含まれます。
- Nios II プロセッサー (Nios II/e エコノミック・コア)
- オンチップ・ランダム・アクセス・メモリー (RAM)
- フェーズロック・ループ (PLL)
- JTAG-UART
- リモート・アップデート・コントローラー
- トライステート・ブリッジ
- CFI フラッシュ・コントローラー
- LED パラレル I/O (PIO)
- プッシュボタン PIO
- システム ID ペリフェラル
このデザインは、Cyclone III FPGA スターターキットおよび Nios II エンベデッド評価キット (NEEK) を対象としています。