メモリー・マネジメント・ユニット使用の Nios® II プロセッサー

お勧めの用途:

  • デバイス: Stratix® IV GX、Cyclone® III

  • Quartus®: バージョン 13.0 ~ 14.1

author-image

投稿者:

このデザイン例は、メモリー・マネジメント・ユニット (MMU) をサポートする、互換性のあるオペレーティング・システムで使用するためのハードウェア・デザインのみで構成されています。ハードウェア部は、MMU イネーブルド Nios® II/f コアで構成され、リセットベクトルはフラッシュメモリーを指し、例外ベクトルは DDR3 メモリーを指します。

このデザインは、独自の MMU イネーブルド Nios® II プロセッサー・システムの出発点として使用できます。このデザインは、以下のインテル® FPGA Development Kits をサポートしています。

ハードウェアのデザイン仕様

  • JTAG デバッグモジュール付き Nios® II/f コア
  • DDR3 SDRAM コントローラー
  • 共通フラッシュ・インターフェイス (CFI) フラッシュメモリー・インターフェイス
  • トリプル・スピード・イーサネットのメディアアクセス制御 (MAC)
  • JTAG UART
  • システムタイマー
  • 高解像度タイマー
  • パフォーマンス・カウンター
  • LED パラレル I/O (PIO)
  • プッシュボタン PIO
  • システム ID ペリフェラル
  • TX/RX SGDMA
  • オンチップメモリー

このデザイン例を使用

このデザインの使用には、インテル® デザイン例ライセンス契約の条件が適用されます。

使用するキットに適した zip ファイルを以下からダウンロードしてください。

Stratix® IV:

Cyclone® III:

注: Cyclone III デバイスファミリーは、ACDS バージョン 14.0 以降ではサポートされていません。