チャネライザーのデザイン例

おすすめの用途:

  • デバイス: Stratix® V GX

  • デバイス: バージョン 17.1

author-image

投稿者:

この例は、インテル® FPGA における Open Computing Language (OpenCL™) チャネライザー実装デザインを示しています。このチャネライザーは、ポリフェーズ・フィルター・バンク (PFB) と高速フーリエ変換 (FFT) を組み合わせて、結果的なフリークエンシー・スペクトルに対するスペクトル漏れの影響を減らします。

このベンチマークのコアカーネル (fft1d、フィルター、リオーダー) は、OpenCL™ 標準へのインテルのチャネル拡張機能を使用し、ストリーミング方式で動作するよう設計されています。このチャネライザーは、PFB ステージにストリーミングする 8 つのリアルサンプルを受け入れ、クロックサイクルごとに 8 つの 複素 FFT ビンを生成します。

チャネライザーのパフォーマンス

機能

  • スライディング・ウィンドウのデザインパターン
  • 単一動作項目カーネル
  • カーネル間チャネル

ダウンロード

このデザイン例は、OpenCL™ デバイス (.cl) およびホスト・アプリケーション用のソースコードを提供します。ホスト・アプリケーションをコンパイルするため、Linux* パッケージには Makefile が含まれており、Windows* パッケージには Microsoft* Visual Studio* 2010 プロジェクトが含まれています。

以下のダウンロードは、この例のために提供されています。

このデザインの使用には、ハードウェア・リファレンス・デザイン・ライセンス契約の使用条件が適用されます。

ソフトウェア要件とハードウェア要件

このデザイン例には、以下のツールが必要です。

  • インテル® FPGA ソフトウェア・バージョン 17.1 以降
  • インテル® FPGA for OpenCL™ バージョン 17.1 以降
  • Linux* の場合: GNU make および gcc
  • Windows* の場合: Microsoft* Visual Studio* 2010

インテル® のデザインツールをダウンロードするには、OpenCL™ ダウンロードページをご覧ください。基盤となるオペレーティング・システムの要件は、インテル® FPGA SDK for OpenCL™ の要件と同じです。

このデザイン例では、以下の OpenCL™ ボード用にプレコンパイルされた OpenCL™ デバイスバイナリーを提供します。

チャネライザー出力の可視化

OpenCL および OpenCL ロゴは Apple Inc. の商標であり、Khronos の許可を得て使用しています。

* 製品は Khronos 公開の仕様に基づいており、Khronos コンフォーマンス・テスト・プロセスに合格しています。現在のコンフォーマンス条件は、www.khronos.org/conformance で確認できます。