インテルの SDH/SONET プロトコル・ソリューション

インテルは SDH (synchronous digital hierarchy) および SONET プロトコルに対応する多様なソリューションを提供します。これらのソリューションにより簡単かつ迅速にプロトコルを実装でき、デザインリスクの低減、開発時間の短縮、およびシステムデザインのコア機能への集中を可能にします。

内蔵トランシーバーを活用してプロトコルを 1個のデバイスに実装する、Stratix® V FPGA、Stratix IV FPGA、Stratix II FPGA、Cyclone® V FPGA、Cyclone IV FPGA、Arria® V FPGA, Arria II GX FPGA はチップ間、バックプレーンおよびライン側インターフェイスを含むマルチ・レート・アプリケーション向けの完全に統合された SDH/SONET ソリューションを提供します。表 1 に 完全な SDH/SONET ソリューションの概要を示します。

表 1. 完全な SDH/SONET ソリューション

ソリューション 説明
トランシーバ

統合されたトランシーバーの機能:    

  • A1/A2 フレーム検出 / 生成
  • ワード・アライメント
  • ビットおよびバイト・オーダリング回路 
データ・レート ( シングル・チャネル )  155.52 Mbps OC-3 STM-1
622.08 Mbps OC-12 STM-4
2.488 Gbps OC-48 STM-16
9.952 Gbps OC-192 STM-64
開発ボード 

トランシーバー・シグナル・インテグリティ開発キット Stratix II GX エディション
トランシーバー・シグナル・インテグリティ開発キット Stratix IV GX エディション
トランシーバー・シグナル・インテグリティ開発キット Stratix IV GT エディション

SDH/SONET 特性評価レポート

Stratix II GX、Stratix IV GX/GT SDH/SONET ライン側特性評価準拠レポートの概要:    

  • TX ジッタートレランス
  • TX ジッター生成
  • RX ジッタートレランス
  • ランレングス準拠 

販売代理店より入手可能です。 

外部トランシーバー・ソリューション

高集積 Stratix V、Stratix IV GX、Stratix III、Stratix II FPGA は高集積および高性能が求められるアプリケーション向けに外部トランシーバー(もしくは PHY デバイス)とともに使用できます。

テクノロジーの背景

SONET/SDH ベースのプロトコルは一般にネットワーク・システムのバックプレーン接続に使用されます。このプロトコルにより、設計者はフレーミング、スクランブル、エ ラー検出などの SONET/SDH 仕様の定義済み規格を再利用できます。これは全体的なシステム定義とデザインの複雑さの軽減に役立ちます。SONET/SDH バックプレーンは、セントラル・スイッチ・ファブリックとディストリビューテッド・スイッチ・ファブリックの 2つのスタイルで展開される傾向にあります(図 1、2 参照)。セントラル・スイッチ・ファブリックは専用スイッチ・カードを使用し、ディストリビューテッド・スイッチ・ファブリックはライン・カードにスイッ チ機能を実装しています。インテルは両方の実装に対するソリューションを提供します。図 1、2 は 2つのスイッチ・ファブリック・スタイルの相違点を示しています。 

図 1. ディストリビューテッド・スイッチ・ファブリック(メッシュ構造)

図 2. セントラル・スイッチ・ファブリック

インテルは、SONET/SDH をバックプレーンに実装する顧客向けに完全なソリューションを提供します。Stratix V、Stratix IV、Stratix II、Stratix はいずれも、1本のチャネルを使用して最大 OC-192 (10 Gbps)のデータレートをサポート可能なトランシーバーを備えています。A1A2 パターン検出器およびワード・アライナーなどの専用機能がトランシーバー・コア内に実装されており、プロトコルをサポートするために必要な FPGA ファブリックの量が低減されます。柔軟なフェーズロック・ループ(PLL)構造により、すべてのデータレートを 1つのクロックソースから達成できることを保証します。

標準プロトコル