SERDES SFI-5 (Framer Interface Level 5) プロトコル

SERDES SFI-5 (Framer Interface Level 5) は、40 Gbps アプリケーションをターゲットとするチェップ間およびチップ-モジュール間プロトコルです。この規格は 25% のオーバヘッドに対応するために最大 50 Gbps のスループットをサポートし、複数のインスタンスに集約して 100Gbps の合計帯域幅を達成することもできます。

このインターフェイスは、OTN (Optical Transport Node) または SONET/SDH Framer および FEC (Forward Error Correction) デバイス、OTN または SONET/SDH Framer および外部 SERDES、または FEC デバイスおよび外部 SERDES、あるいはFEC デバイスと光トランスポンダ間の接続に使用できます。図 1 および 2 に、代表的な SFI-5 アプリケーションの例を示します。

図 1. 40 Gbps SFI-5 トランスポンダ/リジェネレータ・カード



画像サイズを拡大して表示

注:

  1. OC-768 = ラインレートを 39,813.12 Mbps 有する光キャリア
  2. OTN Rx = 光トランスポート・ノード・レシーバ
  3. FEC = フォワード・エラー・ コレクション
  4. EFEC = エンハンスト・フォワード・エラー・ コレクション
  5. O/H = オーバヘッド

図 2. 40 Gbps SFI-5 Mux アプリケーション

Figure 2. 40G SFI-5 Mux Application

画像サイズを拡大して表示

インテル® の Stratix® V (GX & GT), Stratix IV (GX & GT)、および Stratix II GX FPGA は、40 Gbps Framer、FEC、およびブリッジ・アプリケーションで SFI-5 インターフェイスをサポートします。Stratix II GX ファミリーには、SFI-5 のサポートを検証するためにハードウェアでテストされ、SFI-5 に必要な 2.488~ 3.125 Gbps のレートで動作可能な最大 20 本の高速シリアル・トランシーバ・チャネルを搭載するデバイスが含まれています。Stratix IV GX FPGA は、2.488~3.125Gbps の範囲で動作可能な最大 48 本のトランシーバー・チャネルを搭載しています。Stratix IV GX FPGA には、SFI-5.2 動作向けの 9.95~11.3 Gbps の範囲で動作可能な最大 24 本のトランシーバー・チャネルがあります。SFI-5.1 では、シリアル・トランシーバーが結合モードに設定されている必要があります。

SFI-5 または 40 Gbps Framer および FEC ソリューションについて詳細は、の販売代理店にお問い合わせください。

仕様

デバイス、IP、開発キット

デザインリソース