インテル® FPGA の完全な SerialLite II ソリューション

インテル® FPGA の SeriaLite II ソリューションは、簡単かつ迅速にプロトコルを実装できるため、デザインリスクの低減、開発時間の短縮、システムデザインのコア機能への集中が可能になります。

SerialLite II は、広範なチップ間、ボード間、およびバックプレーン・アプリケーション向けの、インテルの第2世代軽量シリアル接続プロトコルです。SerialLite II は、SerialLite の成功に基づくもので、性能範囲を 622 Mbps から 102 Gbps に拡大し、ロジック要件を平均 60 パーセント削減して最低コストのシリアル相互接続ソリューションを実現します。

表 1 に 完全なSerialLite II インターコネクト・ソリューションの主な概要をまとめます。

表 1. 完全な SerialLite II ソリューション

ソリューション 詳細
デバイスファミリー
物理インターフェイス PMA (1) および PCS (2) サポートをサポートを提供する統合されたPHY
SerialLite II IP コア  インテル® FPGA SerialLite II IP コア
開発ボード
特性評価レポート Stratix® II GX 特性評価レポート
販売代理店へお問い合わせください。
リファレンス・デザイン IPと伴に提供される SerialLite II ループバック・リファレンス・デザイン

注:

  1. PMA = physical medium attachment
  2. PCS = physical coding sublayer

テクノロジーの背景

SerialLite II プロトコルは、前身の SerialLite プロトコルと同様、軽量のポイント・ツー・ポイント・シリアル接続として定義され、プロトコルのオーバーヘッドが小さく、データ転送レイテンシーが最小で、最もコスト効果が高い実装のためにロジック消費量を最小化する幅広いオプション機能を備えています。

SerialLite は、16 ビットデータパス幅(レーンあたり)に基づいて全二重プロトコルを定義し、その結果、レーンレート 1.6~3.125 Gbps の対称(送信および受信)レーン幅を必要とするアプリケーションでは、ロジック消費量が最小限に抑えられました。

SerialLite II は、SerialLite の成功に基づくもので、シンプレックス、非対称、およびブロードキャスト・データ・フローのサポートが最適化され、1.5 Gbps 未満から最大 6.375 Gbps のレーンレートを最適に実装するためにデータパス幅がオプション(レーンあたり8、16、または32ビット)となっており拡張性が向上しています。

表 2 に SerialLite II プロトコルの主な機能と利点をまとめます。

表 2. SerialLite II の機能と利点

特長 オプション 利点
データフロー 全二重、シンプレックス、非対称、またはブロードキャスト 全二重、シンプレックス、非対称、またはブロードキャスト・アプリケーション用の縮小ロジック
データタイプ パケットまたはストリーミング 幅広いアプリケーションをサポート
リンク幅 1~16レーン 拡張性のあるリンク・スループット(各方向で 622 Mbps から 102 Gbps)
レーンレート 622 Mbps から 6.375 Gbps
データパス幅
8、16、32ビット(レーンあたり)
1.5 Gbps 未満のレーンレートには縮小ロジックで対応、6.375 Gbps レーンレートまでの拡張性
エンコーディング 8B/10B 最も信頼性の高いクロックおよびデータリカバリーのための業界標準エンコーディング
スクランブル ペイロードおよびアイドル、またはなし 高速レーンレートのための EMI 抑制
基準クロック 非同期または同期 チップ間、ボード間、およびバックプレーン・アプリケーションに最適
極性反転 あり/なし コスト最適化ソリューションのために特定のアプリケーションで必要な機能を実装
データ完全性保護 CRC-32、CRC-16、またはなし
パケットタイプ データ、プライオリティー、または両方 高優先度データまたは制御情報を挿入するためのオプションのロジック
フロー制御 データパケット、プライオリティー・パケット、両方、またはなし コスト最適化ソリューションのために特定のアプリケーションで必要な機能を実装
エラー時のリトライ プライオリティー・パケット、またはなし リンクの信頼性の向上
チャネルの多重化 あり/なし 複数の論理チャネルを備えたアプリケーションをサポート
Atlantic™ インターフェイス データおよびプライオリティー・ポート
ユーザーロジックへの十分に定義されたインターフェイスおよび独自のブリッジ・ソリューションのデザインサイクルを短縮する各種インテル® FPGA MegaCore®ファンクション

ハードウェアのテスト

最高の信頼性を提供するために、インテル® FPGA SerialLite II ソリューションは、ハードウェアで徹底的にテストされています。 SerialLite II MegaCore ファンクション(v.1.0.0)は、デュアル Stratix® GX 開発ボード上で、すべてのデータ・フロー・オプション、パケットおよびストリーミング・データ、各種リンク幅、最大 3.125 Gbps のレーンレート、さらにデータ完全性保護、データおよびプライオリティー・パケット、フロー制御、およびエラー時のリトライなどのオプション機能を有効にした場合と無効にした場合のテストなど、さまざまなコンフィグレーションを使用してテストされています。