EDA パートナー: FPGA EDA Systems
インテル® EDA エコシステムを利用することで、インテル® FPGAs の設計、検証、自社システムへの統合®を行う上でさまざまな支援を得ることができます。
システムレベル設計
EDA ベンダー |
製品名 |
デザイン・ソリューション |
---|---|---|
ハイレベル・デザイン・ツール |
||
レジスターマップ管理 |
||
高位合成 |
||
高位合成 |
||
高位合成 |
||
ハイレベル・デザイン・ツール |
デザイン作成
製品名 |
デザイン・ソリューション |
|
---|---|---|
プロジェクト管理、デザインエントリー、解析ツール |
||
デザインエントリー、コード理解、プロジェクト管理、コラボレーション |
論理合成
製品名 |
デザイン・ソリューション |
|
---|---|---|
論理合成 |
||
高度な論理合成 |
||
タイミング・クロージャー・ツール |
シミュレーション
EDA ベンダー |
製品名 |
デザイン・ソリューション |
---|---|---|
シミュレーション |
||
シミュレーション |
||
シミュレーション |
||
シミュレーション |
||
シミュレーション |
||
Metrics Cloud Simulator |
シミュレーション | |
シミュレーション |
||
Synopsys | VCS | シミュレーション |
検証
EDA ベンダー |
製品名 |
デザイン・ソリューション |
---|---|---|
デザイン・ルール・チェックとクロック・ドメイン・クロッシング (CDC) 検証 |
||
Blue Pearl | RTL チェッカー |
|
制約の作成 |
||
クロック・ドメイン・クロッシング (CDC) |
||
フォーマル検証 |
||
制約の作成 |
||
タイミング例外検証 |
||
タイミング例外検証 |
||
等価性チェック |
||
機能検証 |
||
クロック・ドメイン・クロッシング検証 |
||
クロック・ドメイン・クロッシング検証 |
||
テストベンチ生成 |
||
タイミング検証 |
||
FPGA 設計向け RTL 解析 |
||
リントチェック |
||
クロック・ドメイン・クロッシング (CDC) 検証 |
||
機能特性検証 |
||
論理等価性チェック |
||
インシステム検証と内蔵 RTL デバッグ |
||
インシステム検証 |
ボードレベル設計
EDA ベンダー |
製品名 |
デザイン・ソリューション |
---|---|---|
PCB 回路図とレイアウト |
||
FPGA I/O プラニング |
||
SI 解析 |
||
Allegro Design Authoring |
PCB 回路図 |
|
PCB 回路図 |
||
PCB レイアウト |
||
PCB レイアウト |
||
Keysight Technologies | PathWave Design Software | PathWave Advanced Design System (ADS) |
FPGA I/O プラニング |
||
SI 解析 |
||
PCB 回路図 |
||
PCB 回路図とレイアウト |
||
PCB レイアウト |
||
PCB レイアウト |
||
Signal Integrity Software, Inc. (SiSoft) |
SI 解析 |
EDA パートナー一覧
ACCESS プログラムパートナー |
システムレベル設計 |
デザイン作成 |
論理合成 |
シミュレーション |
検証 |
ボードレベル設計 |
ASIC プロトタイピング |
デザイン最適化 |
---|---|---|---|---|---|---|---|---|
|
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
✓ |
✓ |
✓ |
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
Keysight Technologies | ✓ | |||||||
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
✓ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
Signal Integrity Software, Inc. (SiSoft) |
|
|
|
|
|
|
✓ |
|
✓ |
|
|
✓ |
✓ |
|
|
|
|
✓ |
|
✓ |
✓ |
✓ |
✓ |
✓ |
|
|
|
|
|
|
✓ |
|
|
|
|
|
|
|
|
|
✓ |
|
|