SDI II インテル ® FPGA IP コア

V シリーズにおける SDI IP ダイアグラム
10 シリーズの 12G SDI ダイアグラム

シリアル・デジタル・インターフェース (SDI) II 知的財産 (IP) コアは、米国映画テレビ技術者協会 (Society of Motion Picture and Television Engineers、SMPTE) によって定義されているように、送信機、受信機、または全二重 SDI を標準解像度、高解像度、または 3G から 12G のレートで実装します。SDI II IP コアは、複数の基準をサポートしています。これらのモードは、自動受信レート検出とトランシーバーの動的再構成を提供します。

SDI II IP コアは、次の新機能を搭載しています。

  • さまざまなツールにわたる機能シミュレーションのための IEEE 暗号化
  • IP 構成に一致するユーザー・シミュレーション・テストベンチの動的生成
  • シミュレーションとハードウェア検証の共通エンティティーとして機能するサンプルデザインの動的生成

IP コア機能

詳細

トランシーバー・データ・インターフェイス

20 ビットおよび 80 ビット

サポートされている SDI 規格とビデオ・フォーマット

  • 単一の標準
    • 標準画質または SD-SDI
    • 高解像度または HD-SDI
    • 3 ギガビット/秒 (Gbps) または 3G-SDI
    • デュアルリンク HD-SDI
  • 複数の基準
    • HD-SDI までのデュアル・スタンダード
    • 3G-SDI までのトリプル・スタンダード
    • 12G-SDI までのマルチ・スタンダード

注: すべてのデバイスがすべての形式をサポートしているわけではありません。以下の「デバイスのサポート」を参照ください

SMTPE サポート

  • SMPTE425M レベル A のサポート (直接ソース画像のフォーマット)
  • SMPTE425M レベル B サポート (デュアルリンク・マッピング)

その他の機能

  • ペイロード識別パケットの挿入と抽出
  • クロック・イネーブル・ジェネレーター
  • ビデオレート検出
  • サイクリック冗長性検査 (CRC) のエンコードとデコード (SD を除く)
  • デュアル・リンク・データストリーム同期 (HDのみ)
 単一の基準
複数の基準
デバイスファミリー
SD-SDIHD-SDI
3G-SDI

デュアルリンク

HD-SDI

デュアル・スタンダード

(HD まで)

トリプル・スタンダード

(最大 3G)

マルチ・スタンダード

(最大 12 G)

インテル® Stratix® 10 デバイス--
インテル® Cyclone® 10 デバイス
--
インテル® Arria® 10 FPGA--
Stratix® V-
Cyclone® V
-
Arria® V GX デバイス-
Arria® V GZ デバイス
-

以前の世代のデバイスのサポートについては、 シリアル・インターフェイス IP コアのリソースセンター にアクセスしてください。

基本情報

IP の初回リリース年

2006

サポートされているインテル® Quartus® Prime ソフトウェアの最新バージョン

20.2

ステータス

製品化済み

提供内容

製品に含まれるものは以下のとおりです。

  • デザインファイル (暗号化ソースコード、または合成後のネットリスト)
  • ModelSim* - インテル® FPGA Edition 向けシミュレーション・モデル
  • タイミング制約および / またはレイアウト制約
  • テストベンチまたはデザインのサンプル
  • 変更履歴付きドキュメント
  • Readme ファイル

  • ×

IP に同梱されるその他の提供物

なし

エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化 GUI

IP コアがインテル® FPGA IP 評価モードサポートに対して有効になっている

ソース言語

Verilog* と VHDL の両方

テストベンチ言語

Verilog* と VHDL の両方

同梱ソフトウェア・ドライバー

×

ドライバーのオペレーティング・システム (OS) サポート

該当なし

実装情報

ユーザー・インターフェイス

その他 (パラレルビデオ)

IP-XACT メタデータ

×

検証

サポートされるシミュレーター

ModelSim*、VCS、Riviera-PRO*、NCSim

検証済みハードウェア

インテル® Cyclone® 10、インテル® Arria® 10、Stratix® V、Cyclone V、 Arria® V GX/GZ

業界標準のコンプライアンス・テストの実施

×

「あり」の場合、実施したテストの種類

該当なし

「あり」の場合、使用したインテル® FPGA デバイス

該当なし

「あり」の場合、実施日

該当なし

「なし」の場合、今後の予定

×

相互運用性

IP における相互運用性テストの実施有無

「あり」の場合、使用したインテル® FPGA デバイス

インテル® Stratix® 10、インテル® Cyclone 10、インテル® Arria 10、インテル® Arria 10、Stratix® V、Cyclone V、Arria V

相互運用性レポートの提供

営業担当へのお問い合わせ

次のビデオチュートリアルで、この IP の使用について学習できます。

SDI II IP インテル® Arria® 10 デバイスのステップバイステップ 実装ガイド (8分)

このビデオは、インテル® Arria® 10 デバイスに SDI II IP コアを実装する方法を説明しています。必要なすべてのトランシーバー関連コンポーネントと統合のために、インテル® Quartus® ソフトウェアで段階的に生成する方法を説明します。


SDI II TX クロック動的切り替え機能の実装とハードウェアの検証 (4分)

このビデオでは、動作の理論とインテル® Arria® 10 デバイス向けの SDI II ダイナミック TX クロック・スイッチング機能の実装のデモンストレーションをします。


これらのインテル® FPGA IP コアの追加サポートは、インテル® プレミア・サポートからご利用いただけます。