DisplayPort インテル® FPGA IP コア

ビデオ：最新の接続規格の活用シーン (英語)

DisplayPort IP v1.4 最新情報

インテルは VESA 完全準拠の DisplayPort インテル® FPGA IP コア v1.4 を初めて提供する数少ない会社の 1 つです。

HBR3 および合計 32.4 Gb/s の帯域幅 (1 レーン当たり 8.1 Gb/s) のサポート
8K60 を実現する次世代の Display Stream Compression (DSC)
インテルの他のビデオ IP とのプラグ･アンド･プレイ

今すぐ DisplayPort インテル® FPGA IP コアで開発をスタート

DisplayPort は、放送、コンシューマー、医療、工業、防衛といった分野の主要各社から支持されるビデオおよびオーディオの高速シリアル・インターフェイス規格です。主として、映像ソースをコンピューター・モニターなどのディスプレイ機器に接続するために使用します。

DisplayPort インテル® FPGA IP コアには次の利点があります。

優れた帯域幅
ロイヤルティー・フリーの規格
4 レーンすべてでのデータ転送
ラッチ付きケーブルによる確実な物理接続
1 本のケーブルで複数のモニターを利用できるマルチストリーム転送

インテル® FPGA の VESA 認定 DisplayPort インテル® FPGA IP コアは、1.62、2.7、5.4、8.1 Gbps のレートの、1、2、4 つの差動式データレーンにて、1 レーンごとにレシーバーおよびトランシーバーを実装します。インテルのパートナーによって High-bandwidth Digital Content Protection (HDCP) 暗号化伝送と次世代の Display Stream Compression (DSC) をこの Intellectual Property (IP) に統合することもできます。詳細については、Bitec にお問い合わせください。

DisplayPort IP コアの接続図

機能

IP コアの機能	説明
スケーラブルなメイン・データ・リンク	1、2、4 レーンの動作 1 レーン当たり 1.62、2.7、5.4、8.1 Gbps (組込みクロック付き)
カラーサポート	RGB (色深度: 18、24、30、36、48 bpp (bits per pixel)) YCbCr 4:4:4 (色深度: 24、30、36、48 bpp) YCbCr 4:2:2 (色深度: 16、20、24、32 bpp) YCbCr 4:2:0 (色深度: 12、15、18、24 bpp)
トランシーバー・データ・インターフェイス	40 ビット (4 シンボル) または 20 ビット (2 シンボル)
1 クロック当たりの画素数	1 クロック当たり 1、2、4 画素
オーディオ	2 または 8 チャネルの組込みオーディオ
マルチストリーム転送	1 ～ 4 のソースおよびシンク・ビデオストリーム

デバイスサポート

FPGA	20 ビット・モード最大リンクレート	40 ビット・モード最大リンクレート	バージョン
Cyclone® V	2.7 Gbps	2.7 Gbps	v1.1
Arria® V GX	2.7 Gbps	5.4 Gbps	v1.2a
Arria® V GZ	5.4 Gbps	5.4 Gbps	v1.2a
Stratix® V	5.4 Gbps	5.4 Gbps	v1.2a
インテル® Cyclone® 10	サポートなし	5.4 Gbps/ 8.1 Gbps	v1.2a / v1.4 (早期アクセス)
インテル® Arria® 10	サポートなし	5.4 Gbps/ 8.1 Gbps	v1.2a / v1.4 (早期アクセス)

品質指標

基本情報
IP の初回リリース年	2012年
サポートされるインテル® Quartus^® Prime 開発ソフトウェアの最新バージョン	17.1
状況	製品化済み
提供内容
製品には以下が含まれます。デザインファイル (暗号化ソースコード、または合成後のネットリスト) ModelSim* - Intel® FPGA Edition 向けシミュレーション・モデルタイミング制約および / またはレイアウト制約テストベンチまたはデザイン例変更履歴付き資料 Readme ファイル	ありありありありありなし
IP と共に提供されるその他の供給物	なし
エンドユーザーによる IP のコンフィグレーションが可能なパラメーター化された GUI	あり
インテル® FPGA IP 評価モードのサポート	あり
ソース言語	Verilog および VHDL
テストベンチ言語	Verilog および VHDL
ソフトウェア・ドライバー	なし
ドライバーがサポートするオペレーティング・システム (OS)	該当なし
実装情報
ユーザー・インターフェイス	その他 (ビデオデータ)
IP-XACT メタデータ	なし
検証
サポートされるシミュレーター	ModelSim*、VCS、Riviera-PRO、NCSim
検証済みハードウェア	インテル® Arria® 10、Arria® V GX、Arria® V GZ、Cyclone® V、Stratix® V
業界標準のコンプライアンス・テストの実施	あり
｢あり｣の場合、実施したテストの種類	VESA DisplayPort Link Layer CTS
｢あり｣の場合、使用したインテル® FPGA デバイス	Arria® V、インテル® Arria® 10
「なし」の場合、今後の予定	該当なし
相互接続性
相互運用性テストの実施	あり
「あり」の場合、使用したインテル® FPGA デバイス	Arria® V、Stratix® V、インテル® Arria® 10、Cyclone® V
相互接続性レポートの提供	販売代理店にお問い合わせください

スタートガイド

開発キット

次の開発キットとドーターカードをインテルおよびインテルのパートナーから入手して、DisplayPort のデザインを開始できます。

開発キット	オンボード DisplayPort インターフェイス	Bitec ドーターカード
Cyclone® V GT 開発キット	なし	高速メザニンカード (HSMC) ドーターカード TX および RX
Arria® V GX 開発キット	なし
Stratix® V GX 開発キット	なし
Advanced Video Development FPGA Board (AVDB) Cyclone V GT Edition	送信 (TX) および受信 (RX)	なし
インテル® Arria® 10 GX 開発キット	TX のみ	FPGA メザニンカード (FMC) ドーターカード TX および RX
インテル® Arria® 10 SoC 開発キット	TX のみ	FMC ドーターカード TX および RX

デザイン例

次のデザイン例を入手して開発キット上で実行することができます。それぞれのブロック図は下に示します。

複雑さ	デザイン例	サポート対象の開発キット
基本	Quartus® ハードウェア・デモンストレーションドキュメントはユーザーガイドの第 6 章にあります。	Stratix® V GX 開発キット、Arria® V GX 開発キット、Cyclone® V GT 開発キット、インテル® Arria® 10 GX 開発キットおよびインテル® Arria® 10 SoC 開発キット
基本	UHD スケーラー / ミキサーのデザイン例	インテル® Arria® 10 GX FPGA 開発キット
中程度	DisplayPort およびビデオ / 画像処理スイートのデザイン例 (TX のみ) Intel Wiki にあります (2K と 4K60 を利用可能)。	Stratix® V GX 開発キット、Arria® V GX 開発キット、Cyclone® V GT 開発キット、インテル® Arria® 10 GX 開発キットおよびインテル® Arria® 10 SoC 開発キット
高度	DisplayPort およびビデオ / 画像処理スイートのデザイン例 (TX-RX) Intel Wiki にあります (2K を利用可能)。	Stratix® V GX 開発キット、Arria® V GX 開発キット、Cyclone® V GT 開発キット

DisplayPort およびビデオ / 画像処理スイートのデザイン例 (TX のみ)

DisplayPort およびビデオ / 画像処理スイートのデザイン例 (TX-RX)

テクニカルサポート

この IP コアに対するその他のサポートについては、Intel® Premier Support オンライン問題追跡システムをご利用いただくか、次のドキュメントを参照してください。

開発キット

デザイン例

関連リンク