IP 認証プログラム

インテルは、完全な system-on-a-programmable-chip(SOPC)ソリューションを迅速かつ容易に実現できるように、インテルのツールやインターフェース仕様とシームレスに連携する IP(intellectual property)コアを提供するように努めています。ユーザーが適切な IP コアを特定しやすいように、インテルは以下の認証を IP コアに与えています。

Qsys Compliant
インテルは、Quartus® Prime 開発ソフトウェアに含まれる Qsys システム・インテグレーション・ツールとシームレスに統合する IP コアが、Qsys に準拠していることを認証します。 Qsys に準拠するコアは、Avalon® Streaming および Memory-Mapped インターフェースを利用するインターコネクトをサポートしています。
詳細は、 Qsys Compliant のページをご覧ください。
DSP Builder Ready
インテルでは、インテルのDSP Builder ソフトウェアとのプラグインプレイ接続可能な IP コアに対し、DSP Builder Ready の認証を与えています。DSP Builderは、分かりやすいアルゴリズムの開発環境でハードウェア記述の作成を支援することによって、デジタル信号処理 (DSP)の設計サイクルを短縮します。 MathWorks社のMATLAB*/Simulink* ブロックとインテルのDSP BuilderおよびMegaCore® ブロックを組み合わせて、システムレベルの検証が可能で、ハードウェアの記述を生成します。DSP Builder Readyの IP をインストール後、インテル® FPGA DSP Builder ブロックセット上のSimulink* ライブラリー・ブラウザーにシンボルが表示されます。
I-Tested
インテルは、要求するプロトコルに従った相互接続性を確認するために必要な、ASSP、ハードウェア部品、あるいはテスト装置と、評価用ボード上のインテル® FPGAとを用いて検証されたMegaCore あるいはAMPPパートナのIPコアに対し、相互接続性テスト(I-Tested)認証を与えています。