Stratix IV FPGA TriMatrix メモリ

Stratix® IV FPGA TriMatrix オンチップ・メモリは、Stratix III FPGA TriMatrix メモリ・アーキテクチャをベースにしており、最高の効率と柔軟性を提供します。Stratix IV FPGA の特長は、次のとおりです。

  • 最大 22.4 Mビット のメモリ(M9K および M144K ブロック)
  • 36 テラビット/秒を超える総帯域幅に対する最大 600 MHz のクロック・レート
  • 微細分散メモリ・リソース用のロジック・アレイ・ブロック(LAB)ベースの MLAB ブロック
  • アルテラのプログラマブル・パワー・テクノロジをベースにしたパワー・ダウン・モード
  • 誤り訂正コード(ECC)などの最先端機能


各 MLAB は、10個の ALM(アダプティブ・ロジック・モジュール)を含む 1個の LAB を使用して実装されます。Stratix IV FPGA に搭載されている LAB の半数を MLAB としてコンフィギュレーションすることができます。M9K および M144K ブロックは専用メモリ・リソースです。Stratix IV FPGA ファミリの機能 ページに、各 Stratix IV デバイスのメモリ・リソースを示しています。

図 1. TriMatrix メモリ構造

FPGA メモリの最大効率および帯域幅

Stratix IV FPGA は、3種類のメモリ・ブロック・サイズを提供しており、ユーザーはアプリケーションに最適なものを選択することができます。TriMatrix メモリにより、メモリ使用率が大幅に向上するため、メモリをカスケード接続する必要性が少なくなります。MLAB および M9K ブロックを搭載した Stratix IV FPGA は、他の FPGA よりも多くのデータ・ポートまたは広いメモリ帯域幅を備えています。表 1 に様々なメモリ・アプリケーションでの TriMatrix メモリの使用方法を示します。

表 1. TriMatrix メモリのアプリケーション例

メモリ・ブロック アプリケーション
MLAB
  • シフト・レジスタ
  • 小容量 FIFO バッファ
  • フィルタ・ディレイ・ライン
M9K
  • 汎用メモリ
  • パケット・ヘッダまたはセル・バッファ
M144K
  • プロセッサ用コードのストレージ
  • パケット・バッファ
  • ビデオ・フレーム・バッファ

先進の FPGA メモリ機能

TriMatrix メモリは、以下のような多くの先進的な機能を備えています。

  • シンプルおよびトゥルー・デュアル・ポート・モード
  • パック・モードでは、各 M9K または M144K ブロックは 2つのハーフ・サイズのメモリに分割が可能
  • ソフト・エラーの検出および訂正のための専用 ECC 機能を搭載した M144K ブロック
  • MLAB および M9K ブロック用ロジックを使用して実装可能な ECC 機能


表 2 に Stratix IV TriMatrix メモリの先進的な機能を示します。

 

表 2. TriMatrix メモリの特長

特長 MLAB 
640 ビット
M9K
9,216 ビット
M144K
147,456 ビット
性能 600 MHz 600 MHz 600 MHz
深さ x 最大ビット幅 32 x 20 256 x 36 2,048 x 72
シンプル・デュアル・ポート Yes Yes Yes
トゥルー・デュアル・ポート No Yes Yes
パリティ Yes Yes Yes
ECC Yes Yes Yes
パック・モード No Yes Yes
低消費電力モード Yes Yes Yes
シフト・レジスタ Yes Yes Yes
FIFO Yes Yes Yes
イニシャライズ Yes Yes Yes
混合クロック Yes Yes Yes
バイト・イネーブル Yes Yes Yes
アドレス・クロック・イネーブル Yes Yes Yes

Stratix IV FPGA ファミリの機能 では、各 Stratix IV デバイスのメモリ・リソースを掲載しています。