TerminStratix IV FPGA のターミネーション(終端)ソリューション

デバイスのスイッチングが高速化するにつれて、シグナル・インテグリティが重要になってきます。Stratix® IV FPGA は、最新の On-Chip Termination(チップ内終端)テクノロジを提供しており、シグナル・インテグリティをさらに向上させ、プリント回路基板(PCB)の設計を容易にします。

  • アルテラ独自のダイナミックに制御される On-Chip Termination(ダイナミック OCT)
  • すべての I/O バンクで OCT をサポート
  • 直列、並列、および差動 OCT をサポート
  • まったく新しいデジタル自動キャリブレーション回路


表 1 はダイナミックOCTの重要な利点を示しています。

表 1. ダイナミック OCT の利点

利点 説明
消費電力の低減 ダイナミック OCT はリード/ライト期間中に終端をオフにし、標準的な 72 ビット・インタフェースで 1.02W 節約することによって、消費電力を最小化します。
シグナル・インテグリティの向上 ダイナミック OCT は双方向バス上に適切なライン終端とインピーダンス・マッチングを提供し、伝送ラインでの反射防止に役立ちます。
ボード・デザインの簡素化 ダイナミック OCT ではオンボード終端抵抗が不要なため、PCB レイアウトが簡素化されます。
低コスト ダイナミック OCT により、ボード上に必要な抵抗、配線パターン、およびスペースが減少します。レイアウト時間の短縮と PCB 上のコンポーネント数の減少により、システム全体のコストを削減できます。
システムの信頼性の向上 ダイナミック OCT により PCB上の余分なコンポーネントが減るため、システムの信頼性が向上します。

ダイナミック OCT

Stratix IV FPGA はダイナミック OCT を提供するアルテラの第二世代 FPGA です。ダイナミック OCT では、データ転送時に直列終端(RS)と並列終端(RT)をダイナミックにオン/オフすることができます。この機能は、Stratix IV FPGA を外部メモリ・インタフェースと一緒に使用して、DDR メモリにインタフェースする場合に特に有効です。

直列終端と並列終端は、インタフェースのリード・サイクルおよびライト・サイクルに応じてオン/オフされます。ライト・サイクルの間、RS はオンになり、RT はライン・インピーダンスにマッチングするためオフになります。リード・サイクルの間、RS はオフになり、Stratix IV FPGA がバスの遠端終端を実装するので RT はオンになります。図 1 を参照ください。

図 1. メモリ・インタフェースのためのダイナミック OCT

デジタル・キャリブレーション回路

すべての Stratix IV FPGA I/O ピンで提供される新しいデジタル・キャリブレーション回路により、OCT 抵抗のインピーダンス値を正確にコントロールできます。

  • すべての I/O バンクで自動キャリブレーションにより OCT をサポート
  • 温度や電圧の変動に伴うインピーダンスの変化を補正
  • 直列および並列 OCT に対して正確なインピーダンス・コントロールを提供
  • キャリブレーションはデバイス動作中にユーザー制御信号でイネーブルするか、デバイス・コンフィギュレーション時はデフォルトで実行可能
  • リファレンス抵抗として、ボード上にプルアップまたはプルダウン外部抵抗が必要


直列終端

Stratix IV FPGA は、LVTTL、LVCMOS、および SSTL シングル・エンド I/O 規格に対して、直列 On-Chip Termination をサポートしています。OCT は出力信号に適用され、伝送ラインのインピーダンス(通常、25Ωまたは 50Ω)をマッチングさせます。この終端はさまざまな汎用アプリケーションや、DDR SDRAM などの外部メモリへのインタフェースに使用することができます。Stratix IV FPGA の直列 On-Chip Termination は、ダイナミック OCT をサポートしており、双方向インタフェースで有効です(図 2 参照)。

図 2. Stratix IV 直列 On-Chip Termination

並列終端

Stratix IV FPGA は並列 On-Chip Termination をサポートしています。HSTL や SSTL などの I/O 規格を使用する外部メモリへのインタフェースなどのアプリケーションでは、並列終端は非常に有効です。Stratix IV FPGA の並列終端は、ダイナミック OCT をサポートしており、双方向インタフェースで有効です(図 3 参照)。

図 3. Stratix IV 並列 On-Chip Termination

差動終端

Stratix IV FPGA は、LVDS などの高速差動信号に対して入力差動 On-Chip Termination をサポートしています(図 4 参照)。

図 4. 差動 On-Chip Termination

OCT に加えて、Stratix IV FPGA は表 2 の外部終端方式もサポートしています。

 

表 2. 終端ソリューションのサポート

終端の種類 オンチップ 外部
直列 Check Mark Check Mark
並列 Check Mark Check Mark
差動 Check Mark Check Mark