Stratix IV FPGA の高性能 DSP 機能

Stratix® IV FPGA は、高性能デジタル信号処理 (DSP) システム要件に対応する優れたソリューションです。DSP プロセッサと比較した場合、Stratix IV FPGA は以下の特長を備えています。

  • 優れた DSP 性能
  • 低コスト
  • より低い消費電力
  • ボード・スペースの削減
  • 優れたプラットフォーム拡張性


表 1 では 1個の Stratix IV FPGA で、複数の DSP プロセッサを置き換えることができることを示しています。

表 1. Stratix IV FPGA と最高性能の DSP プロセッサの比較

仕様 Stratix IV EP4SGX70 Texas Instruments C64x
クロック周波数 400 MHz (最大 550 MHz) 1.2 GHz
デバイス数 1 30
合計 GMACS (1) 153 (EP4SGX230 では最大 708) 144
全体の消費電力 最大 3 ワット 最大 68 ワット 50% の使用率で
30 x (1.76 ワットコア + 0.53 ワット I/O)   
ボードの総面積 最大 1,225 mm2 最大 15,000 mm2
総コスト $209
(1 x $209 @ 1 K ユニット)
$9,000
(30 x $300 @ 1 K ユニット)

注:

  1. GMACS = giga multiply-accumulate operations per second

Stratix IV FPGA による高度な DSP 機能の実現

Stratix IV FPGA は、高い DSP スループットを必要とする完全な DSP システムを実装するのに使用でき、FPGA コプロセッサとしても使用可能です。コプロセッサ・アプリケーションとして、Stratix IV デバイスは、DSP アプリケーションでコプロセッサがなければホスト・プロセッサの処理能力の大半を消費してシステム全体の性能低下を招く、性能重視の DSP ファンクションを高速化します。

Stratix IV FPGA は、コプロセッサとして使用する場合、ホスト・プロセッサの代わりに、ワイヤレス、放送機器、医療用画像処理、および軍用システムで複雑な演算を実行することによって、全体的なシステム性能を高めることができます。

アルテラは、Stratix IV FPGA に DSP デザインを実装するための幅広いサポート・サービス、ツール、および開発プラットフォームを提供します。Stratix IV はユーザ定義の FPGA コプロセッサとして、The MathWorks 社の業界最先端の MATLAB および Simulink ツールをベースにした、アルテラのデータ・フロー・アーキテクチャ開発ツールである DSP Builder によって素早く開発できます。

キャプチャされたコプロセッサ・アーキテクチャは、自動的にアルテラの Stratix IV FPGA に実装するか、またはアルテラの SOPC Builder システム開発ツールにエクスポートして、さらに全体のシステム・アーキテクチャに統合することができます。

アルテラは、デザイン・サイクルのプロトタイプ作成段階においてハードウェアでの DSP システムの検証に使用できる DSP 開発キット も提供しています。

プラットフォームのスケーラビリティ

Stratix IV FPGA は、小規模デバイスから大規模デバイスへのバーティカル・パッケージ・マイグレーションをサポートしています。これによって、1つのボード・デザインを EP4SGX70 のような小規模な Stratix IV FPGA から、業界で最高性能の DSP 処理用 40nm FPGA である EP4SGX230 に拡大することができます。EP4SGX230 デバイスは、1秒で 700 ギガの積和演算 (GMACS) を実行できます。Stratix IV FPGA ファミリは並列処理機能を備えているため、このスケーラビリティの範囲が可能です。表 2 に、小規模な Stratix IV FPGA で可能な DSP 性能を示します。

表 2. Stratix IV DSP ブロックの並列処理性能

仕様 Stratix IV EP4SGX230
18 x 18 マルチプライヤの総数
1,288
最大クロック周波数 550 MHz
最大性能 1,288 個の乗算器 x 550 MHz = 708 GMACS

Stratix IV FPGA は、ビデオおよび画像処理、高速デジタル通信、およびその他の高性能 DSP アプリケーションに最適です。アルテラの Stratix IV FPGA の最適化された DSP ブロックは、TriMatrix メモリおよびアダプティブ・ロジック・モジュール (ALM) と結合して、業界最高の DSP 性能を引き出しています。

Stratix IV デバイスの DSP スループットは、700 GMACS であり、入手可能なシングル・チップ DSP プロセッサよりも桁違いに高く、表 3 に示す新しい標準規格およびプロトコルの要求事項を容易に満たします。

表 3. Stratix IV DSP ブロックを使用して実装可能な DSP アプリケーション

機能 軍用アプリケーション 画像処理 通信
レーダー/ソナー 放送および医療機器 ワイヤレス
アルゴリズムと機能
  • フィルタリング
  • 変換
  • 変調
  • フィルタリング
  • 圧縮
  • スケーリング
  • チップ・レート処理
  • イコライザ機能
  • デジタルIF (DDC、DUC)
規格とプロトコル -
  • JPEG 2000
  • H.264
  • WM9
  • HSDPA, HSUPA
  • MBMS, EDCH
  • CDMA 2000, 1x EVDV
  • OFDMA
  • WiMAX (802.16d/e)

DSP ブロックの詳細

Stratix IV の DSP ブロックは、多数のアプリケーションにわたって最適化された処理を提供する、優れたプログラマビリティを備えた高性能シリコン・アーキテクチャです。各 DSP ブロックは、8個の 18 x 18 マルチプライヤ、ならびに標準的な DSP アルゴリズムにしばしば要求されるレジスタ、加算器、減算器、アキュムレータ、および加算ユニットを提供します。DSP ブロックは、完全に可変のビット幅、およびさまざまな丸めモードおよび飽和モードをサポートしており、アプリケーションの厳密な要件を効率的に満たします。

図 1. DSP ブロック・アーキテクチャ

表 4 に Stratix IV FPGA の DSP リソースを示します。

表 4. Stratix IV FPGA の DSP リソース

Stratix IV ファミリのタイプ デバイス マルチプライヤ数
9 x 9 12 x 12 18 x 18 18 x 36 36 x 36 18 x 18
複素数
シングル 
浮動小数点
ダブル 
浮動小数点

Stratix IV GX

EP4SGX70

384

384

384

192

96

96

96

38

EP4SGX110

512

512

512

256

128

128

128

51

EP4SGX230

1,288

1,288

1,288

644

322

322

322

128

EP4SGX290

800

800

832

416

208

208

208

83

EP4SGX360

1,040

1,040

1,040

520

260

260

260

104

EP4SGX530

1,024

1,024

1,024

512

256

256

256

104

Stratix IV E

EP4SE110

512

512

512

256

128

128

128

51

EP4SE230

1,288

1,288

1,288

644

322

322

322

128

EP4SE290

800

800

800

400

200

200

200

80

EP4SE360

1,040

1,040

1,040

520

260

260

260

104

EP4SE530

1,024

1,024

1,024

512

256

256

256

102

EP4SE680

1,360

1,360

1,360

680

340

340

340

136

前世代の Stratix デバイスと同様に、 Quartus® Prime 開発ソフトウェア は引き続き、HDL および DSP 固有の開発ツールおよびライブラリから Stratix IV ALM ファブリック、TriMatrix メモリ、および DSP ブロックへの DSP アルゴリズムの最適なマッピングを提供しています。