インテル® Quartus® Primeプロ・エディションのユーザーガイド: デザインのコンパイル

ID 683236
日付 6/26/2023
Public
ドキュメント目次

1. デザインのコンパイル

更新対象:
インテル® Quartus® Prime デザインスイート 23.2
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
インテル® Quartus® Primeのコンパイラーでデザインの合成および配置配線後に、デバイス・プログラミング・ファイルを生成します。コンパイラーでは、ハイレベル、HDL、および回路図でのさまざまなデザインエントリー手法をサポートしています。コンパイラーのモジュールには、IPの生成、解析および合成、フィッター、タイミング・アナライザー、アセンブラーが含まれます。
Compilation Dashboard

インテル® Quartus® Primeプロ・エディションのコンパイラーでは、次の高度な機能をサポートします。

  • インテル® Arria® 10 インテル® Cyclone® 10 GX インテル® Stratix® 10Intel Agilex® 7デバイスをサポート
  • フィッターでのインクリメンタル最適化 - 解析および最適化を各フィッターステージ後に行い、パフォーマンスを最大限に引き上げ、総コンパイル時間を短縮します。
  • Hyper-Awareデザインフロー - Hyper-RetimingおよびFast Forwardコンパイルを使用して、 インテル® Stratix® 10およびIntel Agilex® 7デバイスにおける最高のパフォーマンスを実現します。
  • パーシャル・リコンフィグレーション - FPGAの一部を動的にリコンフィグレーションしながら、他のFPGA部分の機能を維持します。
  • ブロックベースのデザインフロー - デザインブロックを保存および再利用します。