早期配置

早期配置ステージによるフルデザインの繰り返し回数の低減

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションに含まれるインクリメンタル最適化機能は、新たな早期配置ステージによって、デザイン完了への収束を早める手法を提供します。

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションでは、従来のフィッターステージはさらに細かく分割されて、フローの制御が強化されました。

  • 計画ステージでは、FPGA ファブリック転送への暫定的な I/O および HSSI に関するタイミング解析に加え、適正な配置とクロック・プランニングが可能です。
  • 配置ステージでは、配線ステージに進む前にタイミング解析が可能です。配置ステージは、さらに早期配置ステージと最終配置ステージに分割されます。
    • タイミング解析は早期配置ステージ後に実行します。
    • Chip Planner は、早期配置ステージを視覚的に表示します。
  • 配線ステージは、デザインの収束を早めるために、配線とポスト配線ステージに分割されます。
    • 配線後の 3 コーナータイミング解析とポスト配線後の 4 コーナータイミング解析によって、コンパイル時間が短縮されます。
    • ポスト配線ステージでは、セットアップおよびホールドタイム違反を自動的に修正するデザイン変更管理 (ECO: Engineering Change Order) に類似したフローが提供され、コンパイル時間の短縮につながります。
    • ポスト配線ステージでは、高速および低消費電力のタイル最適化が実行されます。

関連リンク