MAX II CPLD への広範な入力ファンクションの実装

16 入力および 32 入力といったアドレス・デコード・デザインにおける MAX® II デバイスの性能は、MAX 7000AE デバイスと同程度です。しかし、入力数が増えるにつれて MAX II の性能上のメリットは大きくなります。大きな単位遅延を持つ従来のマクロセル・ベースの CPLD アーキテクチャとは異なり、MAX II デバイスは小さなインクリメンタル遅延によるアーキテクチャを提供します。表 1 に MAX II デバイスと MAX 7000AE デバイスとの性能の比較を示します。

表 1. 広範な入力ファンクションの性能比較

デザイン・タイプ

機能幅

MAX II 性能 (ns)

MAX 7000AE 性能 (ns)

単一アドレスのアドレス・デコーダ

16 入力

5.4

5.0

32 入力

6.0

5.0

64 入力

6.9

10.5

MAX II アーキテクチャは、従来の CPLD アーキテクチャとは異なりますが、(フィテッィングおよび性能について)広範な入力ファンクションを最適化するためのソフトウェア手法は同じです。広範な入力ファンクションは、フィテッィング目標と性能目標のバランスをとるために、複数のロジック・レベルに分割されます。MAX 7000AE アーキテクチャはロジック・アレイ・ブロック (LAB) あたりの入力数の多さで対応しているのに対し、MAX II アーキテクチャでは機能的にフィテッィングを改善することで、高速性能を実現しています(表 2 参照)。

表 2. 広範な入力ファンクションをサポートする MAX II の機能

特長

説明

ロジック・セルと I/O セル間に固定接続なし

従来の CPLD の I/O セルは、特定のマクロセルに固定されているため配置に制約があります。MAX II デバイスではロジック・セルと I/O セル間を柔軟に接続可能であり、このような制約はありません。ロジック・エレメント (LE) はどの I/O ピンにでも配線できます。

LAB あたりのロジック容量が増加

MAX II ロジック・ブロックは、従来の CPLD マクロセル・ブロックの 2倍のロジック容量を持ち、1つの LAB 内により多くのロジック・ファンクションを実装できる(すなわち、1つのロジック・レベルを維持する)ので、性能が向上します。

多段論理ファンクションに対して効果的な高速 LAB 間遅延

2つ以上のロジック・レベルを必要とする複雑、広範な入力ファンクションなど、多段論理ファンクションの性能を向上させます。

エンベデッド・キャリ・チェインおよびカスケード・チェイン

LAB 間または LE 間の高速パスを可能にし、デザイン性能をさらに向上させます。

アプリケーション

広範な入力ファンクションの代表的アプリケーションとしては、アドレス・デコーダ、ステート・マシン、高速カウンタなどがあります。これらのアプリケーションの入力幅は通常アドレス・バスの幅です。 LAB あたりの最大入力数を超えるファンクションでは、複数の LAB が使用されます。このような場合、MAX II デバイスはLAB 間遅延が小さいため性能低下はごくわずかです。