MAX® 10 Nios® II エンベデッド評価キット

Terasic 社の MAX® 10 Nios® II Embedded Evaluation Kit (NEEK) は、MAX®10 FPGA ファミリーをベースにしたフル機能のエンベデッド評価キットです。組込みシステム開発者がプロセッサー・ベースのシステムを開発するのに必要なものをすべて備えた包括的なデザイン環境であり、さまざまなアプリケーションを開発するためのハードウェア、開発ツール、IP (Intellectual Property)、およびリファレンス・デザインを含む統合プラットフォームを提供します。

完全に統合されたキットであるため、プロセッサーの固定機能セットに合わせてソフトウェアを制約するのではなく、ニーズに応じてプロセッサーや IP を素早くカスタマイズすることが可能です。

MAX® 10 NEEK は、マルチタッチ・ジェスチャーをネイティブサポートした容量性 LCD マルチメディア・カラー・タッチ・パネルを搭載しています。さらに、8 メガピクセル・デジタル画像センサー、周辺光センサー、3 軸加速度計といった豊富な機能セットに加え、IoT (モノのインターネット) アプリケーション用の各種外部接続インターフェイスも装備しています。

MAX® 10 NEEK は、以下のようなアプリケーションの性能要件と消費電力要件を満たすよう設計されています。

  • エンベデッド・プロセッシング・アプリケーション
  • マルチメディア・アプリケーション
  • ヒューマン・マシン・インターフェイス開発
  • ビデオ表示アプリケーション

主なデモデザイン：

  • Bluetooth 経由 (Digilent Pmod* 互換コネクタ)でのロボット制御
  • MIPI カメラ
  • 加速度計
  • 湿度／温度センサー
  • イーサネット・ソケット・サーバー
  • 音楽プレーヤー
  • USB - UART インターフェイス
  • その他多数

 

デザイン例には、ソースコードとデザイン・ファイルが含まれています。これは、ボード上の各種ハードウェア・ペリフェラル用ソフトウェア・ドライバのサンプルとして役立ちます。Design Store または Terasic 社ウェブサイトからダウンロードできます。

このキットによって、以下が実現可能です。

  • ソフトコア Nios® II プロセッサーを使用して各種プロセッサー・オプションやコンフィグレーションを評価
  • ハードウェアおよびソフトウェア・デザインの開発を早期に開始し、容易に概念実証を実施
  • ターゲット・リファレンス・デザイン、OS/BSP、およびツール用のプラットフォームとして使用
  • Nios® II プロセッサーは、各種オペレーティング・システムをサポートしています。詳細は、Nios® II  エコシステムページをご覧ください。


図 1. MAX® 10 NEEK タッチスクリーン

図 2. MAX® 10 NEEK のブロック図

図 3. MAX® 10 NEEK ボード

   

 

注文情報

注文コード 価格 注文情報
MAX®10 NEEK

$359

 この開発キットは、10M50DAF484-6 デバイスを搭載しています。eStore にてオンラインでご購入いただくか、Terasic 社販売代理店にお問い合わせください。

IP (Intellectual Property)

注文コード 価格 注文情報
IPS-Embedded

$995

このエンベデッド IP スイートには、標準的な Nios® II プロセッサー・デザインの出荷に必要なすべての IP が含まれています。このエンベデッド・デザイン向けの永久使用、ロイヤルティー・フリーのライセンスバンドルで、キットをアップグレードしてください。

  • Nios® II プロセッサー
  • トリプル・スピード・イーサネット MegaCore® ファクション
  • DDR2/DDR3 高性能メモリー・コントローラー
  • 16650 UART

IP ライセンスは別途販売されています。更に、OpenCore Plus (PDF) シミュレーションおよびハードウェア評価機能を介してにより、どのインテル® FPGA IP コアもインストールしてデザインを開始することができます。

開発キットの内容

ハードウェア ソフトウェア2
  • MAX®10 10M50DAF484-6
    • 5 万ロジックエレメント
    • 内蔵デュアル 12 ビット・アナログ・デジタル・コンバーター (ADC)
    • 4 個のアナログ PLL (Phase-Locked Loop)
  • プログラミング & コンフィグレーション
    • エンベデッド・インテル® FPGA ダウンロード・ケーブル II (JTAG)
    • 10 ピンヘッダー経由の直接JTAG オプション
  • メモリーデバイス
    • 64 M x 16 の 1 ギガビット DDR3 SDRAM (ソフト・メモリー・コントローラー経由)
    • 128 M x 8 の 1 ギガビット DDR3 SDRAM (ソフト・メモリー・コントローラー経由)
    • 512 M ビットの 4 線式 SPI フラッシュ・メモリー
  • 通信インターフェイス
    • USB 2.0 PHY インターフェイス
    • ギガビット・イーサネット (GbE) RJ-45 ポート
    • microSD フラッシュ・メモリー・カード
    • Digilent Pmod* 互換コネクター
  • アナログ・インターフェイス
    • 2 個の SMA アナログ入力 (0 ～ 2.5 V)
    • 1 個の SMA DAC 出力 (0 ～ 2.5 V)
    • 2 個の 10 Ways ADC 入力ヘッダー
    • ADC へのポテンショメーター入力
  • ボタン、スイッチ、LED など
    • FPGA リセットボタン - FPGA コアへのデフォルト・ロジック・リセット
    • コンフィグレーション・イメージ選択スイッチ
    • 5 個のユーザー・プッシュ・ボタン
    • 10 個のユーザー・スライド・スイッチ
    • 10 個のユーザー LED
    • 2 個の 7 セグメント・ディスプレイ
  • その他のインターフェイス
    • PS2
  • 容量性 LCD タッチスクリーン
    • 800x480 カラー LCD (7 インチ・アモルファス TFT-LCD モジュール搭載)
    • 5 ポイント・マルチタッチ・スクリーン
  • ビデオ入力
    • 8 メガピクセル MIPI CSI-2 カラーカメラ入力
    • HDMI ビデオ入力インターフェイス
  • オーディオ
    • 24 ビット CD 品質オーディオ入出力 (マイク入力、ライン入力、ライン出力端子)
  • センサー
    • 湿度／温度センサー
    • 周辺光センサー
    • 加速度計
    • 消費電力モニター
  • ユーザー用クロッキング
    • 1 個の 10 MHz シングル・エンド外部オシレーター・クロック・ソース
    • 1 個の 25 MHz シングル・エンド外部オシレーター・クロック・ソース
    • 3 個の 50 MHz シングル・エンド外部オシレーター・クロック・ソース
  • オンボード・インテル® FPGA ダウンロード・ケーブル II 用 Mini USB ケーブル
  • 5 V/3 A 電源およびコード
  • ゴールデン・システム・リファレンス・デザイン
  • MAX®10 NEEK 開発キット・ユーザー・マニュアル (英語版)
  • 開発キット・デザイン・ファイル (BOM、回路図、レイアウト)
  • Nios® II (IDE) 統合デザイン環境
  • インテル® Quartus® Prime  開発ソフトウェア・ウェブ・エディション (サポート付き)
  • Nios® II プロセッサー (オプション)
  • MegaCore IP ライブラリー(オプション)
関連リンク