インテルのみ表示可能 — GUID: brt1615792671521
Ixiasoft
1. F-Tile Serial Lite IV Intel® FPGA IPデザイン例ユーザーガイドについて
更新対象: |
---|
インテル® Quartus® Prime デザインスイート 21.4 |
IPバージョン 3.0.0 |
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。 |
このドキュメントでは、インテル® Agilex®デバイスでFタイル・トランシーバーを使用するF-Tile Serial Lite IV Intel® FPGA IPのデザイン例の機能、使用ガイドライン、および機能の説明を提供します。
対象とする読者
このドキュメントは、次のユーザーを対象としています。
- システムレベルのデザイン計画フェーズでIPを選択するデザイン・アーキテクト
- IPをシステムレベルのデザインに統合する際のハードウェア・デザイン者
- システムレベルのシミュレーションおよびハードウェア検証フェーズにおける検証エンジニア
頭字語と用語集
頭字語 | 拡張 |
---|---|
CW | Control Word |
RS-FEC | Reed-Solomon Forward Error Correction |
PMA | Physical Medium Attachment |
TX | Transmitter |
RX | Receiver |
PAM4 | Pulse-Amplitude Modulation 4-Level |
NRZ | Non-return-to-zero |
PCS | Physical Coding Sublayer |
MII | Media Independent Interface |
XGMII | 10 Gigabit Media Independent Interface |