EPCQ-Aシリアル・コンフィグレーション・デバイスのデータシート
バージョン情報
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきましては、必ず英語版の最新資料をご確認ください。 |
1. EPCQ-Aシリアル・コンフィグレーション・デバイス ユーザーガイド
1.1. サポートされるデバイス
デバイス | メモリー・サイズ(ビット) | オンチップ復元のサポート | ISPサポート | カスケード接続サポート | 再プログラム可能 | 推奨動作電圧(V) |
---|---|---|---|---|---|---|
EPCQ4A | 4,194,304 | なし | あり | なし | あり | 3.3 |
EPCQ16A | 16,777,216 | なし | あり | なし | あり | 3.3 |
EPCQ32A | 33,554,432 | なし | あり | なし | あり | 3.3 |
EPCQ64A | 67,108,864 | なし | あり | なし | あり | 3.3 |
EPCQ128A | 134,217,728 | なし | あり | なし | あり | 3.3 |
1.2. 特性
EPCSデバイスは次の特長を備えています。
- アクティブシリアル(AS)x 1またはAS x 4コンフィグレーション・スキームをサポートするデバイスにおけるシリアルまたはクアッドシリアルFPGAコンフィグレーション1
- 低コスト、低ピン数である不揮発性メモリー
- 2.7 Vから3.6 Vまでの動作電圧
- EPCQ4A、EPCQ16A、およびEPCQ32Aデバイス向け8ピン・スモール・アウトラインIC(SOIC)パッケージで使用可能
- EPCQ64AおよびEPCQ128Aデバイス向け16ピンSOICパッケージで使用可能
- 100,000回以上のプログラム/消去回数を持つ再プログラミング可能なメモリー
- ステータスレジスタービットを用いたメモリー・セクターへの書き込み保護をサポート
- 単一オペレーション・コードを使用した、メモリー全体の高速読み込み、拡張デュアル入力高速読み込み、および拡張クワッド入力高速読み込み
- SRunnerソフトウェア・ドライバーを使用した外部マイクロ・プロセッサーによる再プログラム可能
- SRunnerソフトウェア・ドライバーを使用してのインシステム・プログラミング(ISP)のサポート
- インテル® FPGA ダウンロード・ケーブルII、 インテル®FPGA ダウンロード・ケーブル、またはインテル FPGAイーサネット・ケーブルによるISPサポート
- デフォルトで消去され、ビットが1にセットされているメモリー・アレイ
- 20年以上のデータ保持
- JEDEC標準のSerial Flash Discoverable Parameter(SFDP)をサポート
1.3. 動作条件
1.3.1. 絶対最大定格
シンボル | パラメーター | 条件 | 最小値 | 最大値 | 単位 |
---|---|---|---|---|---|
VCC | Supply voltage | GNDに対して | -0.6 | 4.6 | V |
VIO | Input or output voltage | GNDに対して | -0.6 | VCC+0.4 | V |
TSTG | Storage temperature | バイアスなし | -65 | 150 | °C |
VIT | Transient voltage on any pin | < 20nsでGNDに対して過渡的 | -2.0 | VCC+2.0 | V |
PD | Power dissipation | EPCQ4A | — | 18 | mW |
EPCQ16A、EPCQ32A、およびEPCQ64A | — | 54 | mW | ||
EPCQ128A | — | 72 | mW | ||
IMAX | DC VCC orGND current | EPCQ4A | — | 5 | mA |
EPCQ16A、EPCQ32A、およびEPCQ64A | — | 15 | mA | ||
EPCQ128A | — | 20 | mA |
1.3.2. 推奨動作条件
1.3.3. DC操作条件
シンボル | パラメーター | 条件 | 最小値 | 最大値 | 単位 |
---|---|---|---|---|---|
VIH | High-level input voltage | — | 0.7 x VCCIO | VCC + 0.4 | V |
VIL | Low-level input voltage | — | -0.5 | 0.3 x VCCIO | V |
VOH | High-level output voltage | IOH = -100 µA | VCC - 0.2 | — | V |
VOL | Low-level output voltage for EPCQ4A | IOL = 100 µA | — |
0.4 |
V |
Low-level output voltage for EPCQ16A, EPCQ32A, EPCQ64A, and EPCQ128A | — |
0.2 |
V | ||
II | Input leakage current | VI = VCCまたはGND | -2 | 2 | µA |
IOZ | Tri-state output off-state current | VO = VCCまたはGND | -2 | 2 | µA |
LR | Input leakage | 0≤/Reset <VCC | — | 12 | µA |
/Reset = VCC | — | 1 | µA | ||
RPR | Pull-up resistance | — | 300 | 1000 | kΩ |
1.3.4. 測定条件
シンボル | パラメーター | 最小値 | 最大値 | 単位 |
---|---|---|---|---|
CL | Load Capacitance | — | 30 | pF |
tRおよびtF は2 ns未満。 | Input Rise and Fall Times | — | 5 | ns |
VIN | Input Pulse Voltages | 0.1 VCC~0.9 VCC | V | |
IN | Input Timing Reference Voltages | 0.3 VCC~0.7 VCC | V | |
Out | Output Timing Reference Voltages | 0.5 VCC~0.5 VCC | V |
1.3.5. ICC供給電流
シンボル | パラメーター | 条件 | 最小値 | 最大値 | 単位 |
---|---|---|---|---|---|
ICC0 | VCC supply current for EPCQ16A、EPCQ32A、and EPCQ64A | 待機時消費電力 | 10 |
50 |
µA |
VCC supply current for ECPQ128A | 10 | 60 | |||
ICC1 | VCC supply current for EPCQ4A | During active power mode | 1 | 5 | mA |
VCC supply current for EPCQ16A、EPCQ32A、and EPCQ64A | 1 | 15 | |||
VCC supply current for EPCQ128A | 1 | 20 |
1.3.6. キャパシタンス
シンボル | パラメーター | 条件 | 最小値 | 最大値 | 単位 |
---|---|---|---|---|---|
CIN | Input pin capacitance | VCCIO = 0 V | — | 6 | pF |
COUT | Output pin capacitance | VCCIO = 0 V | — | 8 | pF |
1.4. ピン情報
1.4.1. EPCQ4A、EPCQ16A、およびEPCQ32Aデバイスのピンアウト図
1.4.2. EPCQ64AおよびEPCQ128Aデバイスのピンアウト図
1.4.3. EPCSデバイスピンの概要
ピン名 | AS x1のピンアウト図 | AS x4のピンアウト図 | ピンタイプ | 説明 | ||
---|---|---|---|---|---|---|
8ピンSOICパッケージでのピン番号 | 16ピンSOICパッケージでのピン番号 | 8ピンSOICパッケージでのピン番号 | 16ピンSOICパッケージでのピン番号 | |||
DATA0 | 5 | 15 | 5 | 15 | I/O | AS x1モードに対しては、このピンは入力信号ピンとして使用し、EPCQ-Aデバイスの書き込みまたはプログラミングを実行します。書き込みまたはプログラミング実行中、データはDCLK信号の立ち上がりエッジでラッチされます。このピンは、EPCSデバイスのASDIピンに相当します。 AS x4モードに対しては、このピンはI/O信号ピンとして使用します。書き込みまたはプログラミング実行中、このピンはEPCQ-Aデバイスにデータをシリアル転送する入力ピンとして動作します。このデータはDCLK信号の立ち上がりエッジでラッチされます。読み出しおよびコンフィグレーション実行中、このピンはEPCQ-AデバイスからFPGAにデータをシリアル転送する出力信号ピンとして動作します。このデータは、DCLK信号の立ち下がりエッジでシフトアウトします。 Quad Input Fast Write Bytesオペレーション実行中、このピンはEPCQ-Aデバイスにデータをシリアル転送する入力ピンとして動作します。このデータは、DCLK信号の立ち上がりエッジでラッチされます。Extended Dual Input Fast ReadおよびExtended Quad Input Fast Readオペレーション実行中、このピンはEPCQ-AデバイスからFPGAにデータをシリアル転送する出力ピンとして動作します。このデータは、DCLK信号の立ち下がりエッジでシフトアウトします。 |
DATA1 | 2 | 8 | 2 | 8 | I/O | AS x1およびAS x4モードに対しては、このピンは読み出しおよびコンフィグレーション実行中に、EPCQ-AデバイスからFPGAにデータをシリアル転送する出力信号ピンとして動作します。信号の転送は、DCLK信号の立ち下がりエッジです。このピンは、EPCSデバイスのDATAピンに相当します。 Quad Input Fast Write Bytesオペレーション実行中、このピンはEPCQ-Aにデータをシリアル転送する入力信号ピンとして動作します。このデータは、DCLK信号の立ち上がりエッジでラッチされます。 Extended Quad Input Fast Readオペレーション実行中、このピンはEPCQ-AデバイスからFPGAにデータをシリアル転送する出力信号として動作します。このデータは、DCLK信号の立ち下がりエッジでシフトアウトします。Read、Configuration、あるいはProgramオペレーション実行中、EPCQ-AデバイスはnCS信号をLowにプルダウンすることでイネーブルすることができます。 |
DATA2 | — | — | 3 | 9 | I/O | AS x1モードに対しては、このピンはVCCに接続する必要があります。 AS x4モードに対しては、このピンは読み出しおよびコンフィグレーション実行中に、EPCQ-AデバイスからFPGAにデータをシリアル転送する出力信号ピンとして使用します。この信号の遷移は、DCLK信号の立ち下がりエッジです。 Extended Quad Input Fast Readオペレーション実行中、このピンはEPCQ-AデバイスからFPGAにデータをシリアル転送する出力ピンとして動作します。このデータは、DCLK信号の立ち下がりエッジでシフトアウトします。 |
DATA3 | — | — | 7 | 1 | I/O | AS x1モードに対しては、このピンはVCCに接続する必要があります。 AS x4モードに対しては、このピンは読み出しおよびコンフィグレーション実行中に、EPCQ-AデバイスからFPGAにデータをシリアル転送する出力信号ピンとして使用します。この信号の遷移は、DCLK信号の立ち下がりエッジです。 Extended Quad Input Fast Readオペレーション実行中、このピンはEPCQ-AデバイスからFPGAにデータをシリアル転送する出力ピンとして動作します。このデータは、DCLK信号の立ち下がりエッジでシフトアウトします。 |
nCS | 1 | 7 | 1 | 7 | 入力 | アクティブLownCS入力信号は、有効なオペレーションの開始および終了でトグルします。この信号がHighの場合、デバイスは解除され、DATA[3:0]ピンはトライステートとなります。この信号がLowの場合、デバイスはイネーブルされアクティブモードとなります。パワーアップ後、動作を開始する前にEPCQ-AデバイスはnCS信号での立ち下がりエッジを必要とします。 |
DCLK | 6 | 16 | 6 | 16 | 入力 | FPGAはDCLK信号を備えています。この信号は、シリアル・インターフェイスへのタイミングを提供します。DATA[3:0]ピンのデータは、DCLK信号の立ち上がりエッジでEPCQ-Aデバイスにラッチされます。DATA[3:0]ピンのデータは、DCLK信号の立ち下がりエッジ後に変更し、DCLK信号の次の立ち下がりエッジでFPGAにラッチされます。 |
nRESET | — | 3 | — | 3 | 入力 | 専用ハードウェア・リセット・ピンです。最短期間である~1μS、Lowで駆動されると、EPCQ-Aデバイスは外部および内部オペレーションを終了し、パワーオン状態に戻ります。 SOIC-16パッケージには、専用nRESETピンに向けた内部プルアップ抵抗が存在します。リセット機能が不要な場合は、VCCに接続するか、あるいは未接続にすることができます。 |
VCC | 8 | 2 | 8 | 2 | Power | 電源ピンは3.3 Vの電源に接続します。 |
GND | 4 | 10 | 4 | 10 | グランド | グラウンド・ピンです |
1.5. デバイスパッケージおよび注文コード
1.5.1. パッケージ
EPCQ4A、EPCQ16A、およびEPCQ32Aデバイスは、8ピン SOICパッケージで利用可能です。EPCQ64AおよびEPCQ128Aデバイスは、16ピン SOICパッケージで利用可能です。
1.5.2. 製品コード
デバイス | Nはデバイスが鉛フリーであることを示しています。 |
---|---|
EPCQ4A | EPCQ4ASI8N |
EPCQ16A | EPCQ16ASI8N |
EPCQ32A | EPCQ32ASI8N |
EPCQ64A | EPCQ64ASI16N |
EPCQ128A | EPCQ128ASI16N |
1.6. メモリー・アレイの構成
説明 | EPCQ4A | EPCQ16A | EPCQ32A | EPCQ64A | EPCQ128A |
---|---|---|---|---|---|
バイト数 | 524,288バイト(4 Mバイト) | 2,097,152バイト(16 Mバイト) | 4,194,304バイト(32 Mバイト) | 16,777,216バイト(128 Mバイト) | |
セクター数 | 8 | 32 | 64 | 128 | 256 |
セクターあたりのバイト数 | 65,536バイト(512 Kバイト) | ||||
サブセクターの総数3 | 128 | 512 | 1,024 | 2,048 | 4,096 |
サブセクターあたりのバイト数 | 4,096バイト(512 Kバイト)8,388,608バイト(64 Mバイト) | ||||
セクターあたりのページ数 | 256 | ||||
ページの総数 | 2,048 | 8,192 | 16,384 | 32,768 | 65,536 |
ページあたりのバイト数 |
1.6.1. EPCQ4Aのアドレス範囲
セクター | サブセクター | アドレス範囲(16 進数バイトアドレス) | |
---|---|---|---|
開始 | エンド | ||
7 | 127 | 7F000 | 7FFFF |
126 | 7E000 | 7EFFF | |
.. | .. | .. | |
114 | 72000 | 72FFF | |
113 | 71000 | 71FFF | |
112 | 70000 | 70FFF | |
6 | 111 | 6F000 | 6FFFF |
110 | 6E000 | 6EFFF | |
.. | .. | .. | |
98 | 62000 | 62FFF | |
97 | 61000 | 61FFF | |
96 | 60000 | 60FFF | |
1 | 31 | 1F000 | 1FFFF |
30 | 1E000 | 1EFFF | |
.. | .. | .. | |
18 | 12000 | 12FFF | |
17 | 11000 | 11FFF | |
16 | 10000 | 10FFF | |
0 | 15 | F000 | FFFF |
14 | E000 | EFFF | |
.. | .. | .. | |
2 | 2000 | 2FFF | |
1 | 1000 | 1FFF | |
0 | #0000000 | 0000FFF |
1.6.2. EPCQ16Aのアドレス範囲
セクター | サブセクター | アドレス範囲(16 進数バイトアドレス) | |
---|---|---|---|
開始 | エンド | ||
31 | 511 | 1FF000 | 1FFFFF |
510 | 1FE000 | 1FEFFF | |
. | . | . | |
498 | 1F2000 | 1F2FFF | |
497 | 1F1000 | 1F1FFF | |
496 | 1F0000 | 1F0FFF | |
30 | 495 | 1EF000 | 1EFFFF |
494 | 1EE000 | 1EEFFF | |
. | . | . | |
482 | 1E2000 | 1E2FFF | |
481 | 1E1000 | 1E1FFF | |
480 | 1E0000 | 1E0FFF | |
1 | 31 | 1F000 | 1FFFF |
30 | 1E000 | 1EFFF | |
. | . | . | |
18 | 12000 | 12FFF | |
17 | 11000 | 11FFF | |
16 | 10000 | 10FFF | |
0 | 15 | F000 | FFFF |
14 | E000 | EFFF | |
. | . | . | |
2 | 2000 | 2FFF | |
1 | 1000 | 1FFF | |
0 | #0000000 | 0000FFF |
1.6.3. EPCQ32Aのアドレス範囲
セクター | サブセクター | アドレス範囲(16 進数バイトアドレス) | |
---|---|---|---|
開始 | エンド | ||
63 | 1023 | 3FF000 | 3FFFFF |
1022 | 3FE000 | 3FEFFF | |
. | . | . | |
1010 | 3F2000 | 3F2FFF | |
1009 | 3F1000 | 3F1FFF | |
1008 | 3F0000 | 3F0FFF | |
62 | 1007 | 3EF000 | 3EFFFF |
1006 | 3EE000 | 3EEFFF | |
. | . | . | |
994 | 3E2000 | 3E2FFF | |
993 | 3E1000 | 3E1FFF | |
992 | 3E0000 | 3E0FFF | |
1 | 31 | 1F000 | 1FFFF |
30 | 1E000 | 1EFFF | |
. | . | . | |
18 | 12000 | 12FFF | |
17 | 11000 | 11FFF | |
16 | 10000 | 10FFF | |
0 | 15 | F000 | FFFF |
14 | E000 | EFFF | |
. | . | . | |
2 | 2000 | 2FFF | |
1 | 1000 | 1FFF | |
0 | #0000000 | 0000FFF |
1.6.4. EPCQ64Aのアドレス範囲
セクター | サブセクター | アドレス範囲(16 進数バイトアドレス) | |
---|---|---|---|
開始 | エンド | ||
127 | 2047 | 7FF000 | 7FFFFF |
2046 | 7FE000 | 7FEFFF | |
. | . | . | |
2034 | 7F2000 | 7F2FFF | |
2033 | 7F1000 | 7F1FFF | |
2032 | 7F0000 | 7F0FFF | |
64 | 1039 | 40F000 | 40FFFF |
1038 | 40E000 | 40EFFF | |
. | . | . | |
1026 | 402000 | 402FFF | |
1025 | 401000 | 401FFF | |
1024 | 400000 | 400FFF | |
63 | 1023 | 3FF000 | 3FFFFF |
1022 | 3FE000 | 3FEFFF | |
. | . | . | |
1010 | 3F2000 | 3F2FFF | |
1009 | 3F1000 | 3F1FFF | |
1008 | 3F0000 | 3F0FFF | |
62 | 1007 | 3EF000 | 3EFFFF |
1006 | 3EE000 | 3EEFFF | |
. | . | . | |
994 | 3E2000 | 3E2FFF | |
993 | 3E1000 | 3E1FFF | |
992 | 3E0000 | 3E0FFF | |
1 | 31 | 1F000 | 1FFFF |
30 | 1E000 | 1EFFF | |
. | . | . | |
18 | 12000 | 12FFF | |
17 | 11000 | 11FFF | |
16 | 10000 | 10FFF | |
0 | 15 | F000 | FFFF |
14 | E000 | EFFF | |
. | . | . | |
2 | 2000 | 2FFF | |
1 | 1000 | 1FFF | |
0 | #0000000 | 0000FFF |
1.6.5. EPCQ128Aのアドレス範囲
セクター | サブセクター | アドレス範囲(16 進数バイトアドレス) | |
---|---|---|---|
開始 | エンド | ||
255 | 4095 | FFF000 | FFFFFF |
4094 | FFE000 | FFEFFF | |
. | . | . | |
4082 | FF2000 | FF2FFF | |
4081 | FF1000 | FF1FFF | |
4080 | FF0000 | FF0FFF | |
254 | 4079 | FEF000 | FEFFFF |
4078 | FEE000 | FEEFFF | |
. | . | . | |
4066 | FE2000 | FE2FFF | |
4065 | FE1000 | FE1FFF | |
4064 | FE0000 | FE0FFF | |
129 | 2079 | 81F000 | 81FFFF |
2078 | 81E000 | 81EFFF | |
. | . | . | |
2066 | 812000 | 812FFF | |
2065 | 811000 | 811FFF | |
2064 | 810000 | 810FFF | |
128 | 2063 | 80F000 | 80FFFF |
2062 | 80E000 | 80EFFF | |
. | . | . | |
2050 | 802000 | 802FFF | |
2049 | 801000 | 801FFF | |
2048 | 800000 | 800FFF | |
127 | 2047 | 7FF000 | 7FFFFF |
2046 | 7FE000 | 7FEFFF | |
. | . | . | |
2034 | 7F2000 | 7F2FFF | |
2033 | 7F1000 | 7F1FFF | |
2032 | 7F0000 | 7F0FFF | |
64 | 1039 | 40F000 | 40FFFF |
1038 | 40E000 | 40EFFF | |
. | . | . | |
1026 | 402000 | 402FFF | |
1025 | 401000 | 401FFF | |
1024 | 400000 | 400FFF | |
63 | 1023 | 3FF000 | 3FFFFF |
1022 | 3FE000 | 3FEFFF | |
. | . | . | |
1010 | 3F2000 | 3F2FFF | |
1009 | 3F1000 | 3F1FFF | |
1008 | 3F0000 | 3F0FFF | |
62 | 1007 | 3EF000 | 3EFFFF |
1006 | 3EE000 | 3EEFFF | |
. | . | . | |
994 | 3E2000 | 3E2FFF | |
993 | 3E1000 | 3E1FFF | |
992 | 3E0000 | 3E0FFF | |
1 | 31 | 1F000 | 1FFFF |
30 | 1E000 | 1EFFF | |
. | . | . | |
18 | 12000 | 12FFF | |
17 | 11000 | 11FFF | |
16 | 10000 | 10FFF | |
0 | 15 | F000 | FFFF |
14 | E000 | EFFF | |
. | . | . | |
2 | 2000 | 2FFF | |
1 | 1000 | 1FFF | |
0 | #0000000 | 0000FFF |
1.7. メモリー・オペレーション
このセクションでは、EPCQ-Aのメモリーへのアクセスに使用できるオペレーションについて説明します。このオペレーションを実行すると、MSBが一番最初に、シリアルでデバイスにシフトインおよびデバイスからシフトアウトします。
1.7.1. タイミング要件
アクティブLowチップセレクト(nCS)信号がLowで駆動されると、DATA0ピンを使用してEPCQ-Aデバイスにオペレーション・コードをシフトインします。各オペレーション・コードは、DCLK信号の立ち下がりエッジでEPCQ-Aデバイスにラッチされます。
このオペレーションを実行中、所定のオペレーション・コードがシフトインし、アドレスまたはデータバイトがそれに続きます。アドレスおよびデータバイトの詳細については、関連情報を参照してください。デバイスは、オペレーション・シーケンスの最後のビットがシフトインした後、nCSピンを駆動する必要があります。
Readオペレーションでは、Data ReadはDATA[3:0]ピンでシフトアウトします。データのいずれかのビットがシフトアウトされると、nCSピンを駆動することが可能です。
書き込みおよび消去の操作では、8クロック・パルスの倍数であるバイト境界でnCSピンをHighに駆動します。
書き込みまたは消去サイクル進行中のメモリー・コンテンツへのアクセスの試みはすべて拒否され、書き込みと消去サイクルは無変化のままです。
1.8. ステータスレジスター
ビット | R/W | デフォルト値 | 名 | 値 | 説明 |
---|---|---|---|---|---|
7 | R/W | 0 4 | 予約済み | ||
6 | R/W | 04 | 予約済み | ||
5 | R/W | 0 | TB(トップ/ボトムビット) |
|
保護領域がメモリーアレイの上部または下部から始まることを確認します。 |
4 | R/W | 0 | BP2 5 | 表 17から表 21までブロック保護ビットと、それに基づくEPCSデバイスの保護エリアを示します。 | 不揮発性のブロック保護ビットは、意図しない書き込みまたは消去から保護されるメモリー・エリアを決定します。 |
3 | R/W | 0 | BP15M512 | ||
2 | R/W | 0 | BP05M512 | ||
1 | R | 0 | WEL (Write Enable Latch Bit) |
|
特定の操作の実行を許可または拒否します。 |
0 | R | 0 | WIP (Write in Progressビット) |
|
進行中のコマンドがあるかどうかを示します。 |
1.8.1. ステータス読み出し操作
ステータスレジスターは、WriteまたはEraseオペレーション中、いつでも継続して読み出すことが可能です。
ステータスレジスター内容 | メモリー内容 | ||||
---|---|---|---|---|---|
MLAB ビット | BP2ビット | BP1ビット | BP0ビット | 保護エリア | 非保護エリア |
x | 0 | 0 | 0 | なし | すべてのセクター |
0 | 0 | 0 | 1 | セクター7 | セクター(0から6まで) |
0 | 0 | 1 | 0 | セクター(6から7まで) | セクター(0から5まで) |
0 | 0 | 1 | 1 | セクター(4から7まで) | セクター(0から3まで) |
1 | 0 | 0 | 1 | セクター0 | セクター(1から7まで) |
1 | 0 | 1 | 0 | セクター(0から7まで) | セクター(1から7まで) |
1 | 0 | 1 | 1 | セクター(0から3まで) | セクター(4から7まで) |
x | 1 | x | x | すべてのセクター | なし |
ステータスレジスター内容 | メモリー内容 | ||||
---|---|---|---|---|---|
MLAB ビット | BP2ビット | BP1ビット | BP0ビット | 保護エリア | 非保護エリア |
0 | 0 | 0 | 0 | なし | すべてのセクター |
0 | 0 | 0 | 1 | セクター31 | セクター(0から30まで) |
0 | 0 | 1 | 0 | セクター(30から31まで) | セクター(0から29まで) |
0 | 0 | 1 | 1 | セクター(28から31まで) | セクター(0から31まで) |
0 | 1 | 0 | 0 | セクター(24から31まで) | セクター(0から23まで) |
0 | 1 | 0 | 1 | セクター(16から31まで) | セクター(0から15まで) |
0 | 1 | 1 | 0 | すべてのセクター | なし |
0 | 1 | 1 | 1 | すべてのセクター | なし |
1 | 0 | 0 | 0 | なし | すべてのセクター |
1 | 0 | 0 | 1 | セクター0 | セクター(1から31まで) |
1 | 0 | 1 | 0 | セクター(0から1まで) | セクター(2から31まで) |
1 | 0 | 1 | 1 | セクター(0から3まで) | セクター(4から31まで) |
1 | 1 | 0 | 0 | セクター(0から7まで) | セクター(8ら31まで) |
1 | 1 | 0 | 1 | セクター(0から15まで) | セクター(16から31まで) |
1 | 1 | 1 | 0 | すべてのセクター | なし |
1 | 1 | 1 | 1 | すべてのセクター | なし |
ステータスレジスター内容 | メモリー内容 | ||||
---|---|---|---|---|---|
MLAB ビット | BP2ビット | BP1ビット | BP0ビット | 保護エリア | 非保護エリア |
0 | 0 | 0 | 0 | なし | すべてのセクター |
0 | 0 | 0 | 1 | セクター63 | セクター2 |
0 | 0 | 1 | 0 | セクター(62から63まで) | セクター(0から61まで) |
0 | 0 | 1 | 1 | セクター(60から63まで) | セクター(0から59まで) |
0 | 1 | 0 | 0 | セクター(56から63まで) | セクター(0から55まで) |
0 | 1 | 0 | 1 | セクター(48から63まで) | セクター(0から47まで) |
0 | 1 | 1 | 0 | セクター(32から63まで) | セクター(0から31まで) |
0 | 1 | 1 | 1 | すべてのセクター | なし |
1 | 0 | 0 | 0 | なし | すべてのセクター |
1 | 0 | 0 | 1 | セクター0 | セクター(1から63まで) |
1 | 0 | 1 | 0 | セクター(0から1まで) | セクター(2から63まで) |
1 | 0 | 1 | 1 | セクター(0から3で) | セクター(4から63まで) |
1 | 1 | 0 | 0 | セクター(0から7まで) | セクター(8から63まで) |
1 | 1 | 0 | 1 | セクター(0から15まで) | セクター(16から63まで) |
1 | 1 | 1 | 0 | セクター(0から31まで) | セクター(32から63まで) |
1 | 1 | 1 | 1 | すべてのセクター | なし |
ステータスレジスター内容 | メモリー内容 | ||||
---|---|---|---|---|---|
MLAB ビット | BP2ビット | BP1ビット | BP0ビット | 保護エリア | 非保護エリア |
0 | 0 | 0 | 0 | なし | すべてのセクター |
0 | 0 | 0 | 1 | セクター(126~127) | セクタ125 |
0 | 0 | 1 | 0 | セクター(124~127) | セクター(0~123) |
0 | 0 | 1 | 1 | セクター(120~127) | セクター(0~119) |
0 | 1 | 0 | 0 | セクター(112~127) | セクター(0~111) |
0 | 1 | 0 | 1 | セクター(96~127) | セクター(0~95) |
0 | 1 | 1 | 0 | セクター(64~127) | セクター(0~63) |
0 | 1 | 1 | 1 | すべてのセクター | なし |
1 | 0 | 0 | 0 | なし | すべてのセクター |
1 | 0 | 0 | 1 | セクター(0~1) | セクター(2~127) |
1 | 0 | 1 | 0 | セクター(0~3) | セクター(4~127) |
1 | 0 | 1 | 1 | セクター(0~7) | セクター(8~127) |
1 | 1 | 0 | 0 | セクター(0~15) | セクター(16~127) |
1 | 1 | 0 | 1 | セクター(0~31) | セクター(32~127) |
1 | 1 | 1 | 0 | セクター(0~63) | セクター(64~127) |
1 | 1 | 1 | 1 | すべてのセクター | なし |
ステータスレジスター内容 | メモリー内容 | ||||
---|---|---|---|---|---|
MLAB ビット | BP2ビット | BP1ビット | BP0ビット | 保護エリア | 非保護エリア |
0 | 0 | 0 | 0 | なし | すべてのセクター |
0 | 0 | 0 | 1 | セクター(252~255) | セクター(0~251) |
0 | 0 | 1 | 0 | セクター(248~255) | セクター(0~247) |
0 | 0 | 1 | 1 | セクター(240~255) | セクター(0~239) |
0 | 1 | 0 | 0 | セクター(224~255) | セクター(0~223) |
0 | 1 | 0 | 1 | セクター(192~255) | セクター(0~191) |
0 | 1 | 1 | 0 | セクター(128~255) | セクター(0~127) |
0 | 1 | 1 | 1 | すべてのセクター | なし |
1 | 0 | 0 | 0 | なし | すべてのセクター |
1 | 0 | 0 | 1 | セクター(0~3) | セクター(4~127) |
1 | 0 | 1 | 0 | セクター(0~7) | セクター(8~255) |
1 | 0 | 1 | 1 | セクター(0~15) | セクター(16~255) |
1 | 1 | 0 | 0 | セクター(0~31) | セクター(32~255) |
1 | 1 | 0 | 1 | セクター(0~63) | セクター(64~255) |
1 | 1 | 1 | 0 | セクター(0~127) | セクター(128~255) |
1 | 1 | 1 | 1 | すべてのセクター | なし |
1.8.2. ステータス書き込み操作
Write Statusオペレーションは、Write Enable LatchビットおよびWrite In Progressビットには影響しません。Write Statusオペレーションを使用すれば、ステータス・レジスター・ブロック保護ビットとトップまたはボトムのビットを設定することができます。したがって、特定のメモリーセクターを保護する目的で、このオペレーションを実装することができます。ブロック保護ビットを設定した後、保護されたメモリーセクターは読み出し専用メモリーとして処理されます。Write Statusオペレーションの前にWrite Enableオペレーションを実行する必要があります。
nCS信号がHighに駆動された直後に、デバイスはセルフタイムのWrite Statusサイクルを開始します。セルフタイムのWrite Statusサイクルは通常、すべてのEPCQ-Aデバイスに対して10 msを要し、15 ms未満であることが保証されています。tWS の詳細については下記の関連情報を参照してください。ステータスレジスターが目的のブロック保護ビットで書き込まれるようにするには、この遅延を考慮する必要があります。あるいは、セルフタイムのWrite Statusサイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのWrite Statusサイクル中のWrite In Progressビットは1で、それが完了すると0となります。
1.9. オペコードの概要
オペレーション | オペコード 6 | アドレス・バイト | ダミーのクロックサイクル | データ・バイト | DCLK fMAX(MHz) |
---|---|---|---|---|---|
Read status | 05h | 0 | 0 | 7 | 100 |
Read bytes | 03h | 3 | 0 | 1~無限大7 | 50 |
Read devices indentification | 9Fh | 0 | 16 | 1 | 100 |
Read silicon identification | ABh | 0 | 24 | 1 | 100 |
Fast read | 0Bh | 3 | 8 | 1~無限大7 | 100 |
Extended dual input fast read | BBh | 3 | 4 | 1~無限大7 | 100 |
Extended quad input fast read 8 | EBh | 3 | 6 | 1~無限大7 | 100 |
Write enable | 06h | 0 | 0 | 0 | 100 |
Write disable | 04h | 0 | 0 | 0 | 100 |
Write status | 01h | 0 | 0 | 1 | 100 |
Write bytes | 02h | 3 | 0 | 1〜256 9 | 100 |
Quad input fast write bytes8 | 32h | 3 | 0 | 1~256 | 100 |
Erase bulk | C7h | 0 | 0 | 0 | 100 |
Erase sector | D8h | 3 | 0 | 0 | 100 |
Erase subsector | 20h | 3 | 0 | 0 | 100 |
Read SFDP register8 | 5Ah | 3 | 8 | 1~256 | 100 |
1.9.1. Read Bytesオペレーション(03h)
Read Bytesオペレーションを実行する場合、最初にnCSピンをLowで駆動してRead bytesオペレーション・コードをシフトインし、それに3バイトアドレス(A[23..0])が続きます。各アドレスビットは、DCLK信号の立ち上がりエッジでラッチインされる必要があります。アドレスがラッチインされた後、指定されたアドレスのメモリー内容は、MSBから順にDATA1ピンで連続してシフトアウトされます。Raw Programming Data(.rpd)ファイルを読み込む場合、内容はLSBから順に連続してシフトアウトされます。各データビットは、DCLK信号の立ち下がりエッジでシフトアウトします。Read bytesオペレーション中の最大DCLK周波数は、50 Mhzです。
最初のバイトアドレスは任意の位置に設定することができます。デバイスはデータの各バイトをシフトアウトした後、アドレスを次に高いアドレスに自動的に増やします。これにより、デバイスは単一のRead bytesオペレーションでメモリー全体を読む出すことができます。デバイスが最上位のアドレスに達すると、アドレスカウンターは0x000000で再開し、nCS信号をHighに駆動することでRead bytesオペレーションが終了するまでメモリー内容を無制限に読み出すことが可能です。Read bytesオペレーションがWriteまたはEraseサイクルの進行中にシフトインされる場合、そのオペレーションは実行されず、進行中のWriteまたはEraseサイクルは影響されません。
1.9.2. Fast Readオペレーション(0Bh)
Fast Readオペレーションを実行するときは、最初に高速読み取り操作コードをシフトインし、次に3バイトアドレス(A [23..0])をシフトインし、8つのダミークロックサイクルを実行して、DCLK信号の各ビットを立ち上がりエッジでラッチインします。次に、そのアドレスのメモリ内容がDATA1でシフトアウトされ、各ビットはDCLK信号の立ち下がりエッジで最大周波数100MHzでシフトアウトされます。
最初のバイトアドレスは任意の場所に置くことができます。デバイスは、データの各バイトをシフトアウトした後、アドレスを次に高いアドレスに自動的に増やします。したがって、デバイスは1回のFast Readオペレーション作でメモリー全体を読み出すことができます。デバイスが最高のアドレスに到達すると、アドレスカウンタは0x000000で再起動し、読み出しシーケンスを無期限に続行できるようにします。
データ出力中はいつでもnCS信号をHighに駆動することにより、Fast Readオペレーションを終了できます。消去、プログラム、または書き込みサイクルの進行中にFast Readオペレーションがシフトインされた場合、操作は実行されず、進行中の消去、プログラム、または書き込みサイクルには影響しません。
1.9.3. Extended Dual Input Fast Readオペレーション (BBh)
この操作は、データとアドレスがDATA0ピンとDATA1ピンでシフトインおよびシフトアウトされることを除いて、Fast Readオペレーション と同様です。
1.9.4. Extended Quad Input Fast Readオペレーション(EBh)
このオペレーションはExtended Dual Input Fast Readオペレーションと似ていますが、データとアドレスがDATA0ピン、DATA1ピン、DATA2ピンおよびDATA3ピンでシフトインおよびシフトアウトされる点が異なります。
1.9.5. デバイス識別子読み出し操作
このオペレーションは、DATA1出力ピンからEPCQ-Aデバイスの8-bit Device Identificationを読み込みます。このオペレーションが進行中のEraseまたはWriteサイクルでシフトインされる場合、そのオペレーションは実行されず、進行中のEraseまたはWriteサイクルは影響されません。
EPCQ device | シリコンID(バイナリー値) |
---|---|
EPCQ4A | b'0001 0011 |
EPCQ16A | b'0001 0101 |
EPCQ32A | b'0001 0110 |
EPCQ64A | b'0001 0111 |
EPCQ128A | b'0001 1000 |
その後で、EPCSデバイスの8ビットのデバイス識別子がDCLK信号の立ち下がりエッジでDATAピンにシフトアウトされます。
1.9.6. Read Silicon Identificationオペレーション(ABh)
このオペレーションは、DATA1出力ピンからEPCQ-Aデバイス8-bitシリコンIDを読み込みます。このオペレーションがEraseまたはWriteサイクル中にシフトインされる場合、そのオペレーションは実行されず、進行中のEraseまたはWriteサイクルは影響されません。
デバイスはnCS信号をLowに駆動することで、Read silicon IDオペレーション・コードを実装し、次にRead silicon IDオペレーション・コードをシフトインし、それにDATA0ピンで3つのダミーバイトが続きます。EPCQ-Aデバイスの8-bit silicon IDは、DCLK信号の立ち下がりエッジのDATA1ピンでシフトアウトされます。デバイスは、少なくとも一度silicon IDを読み出した後、nCS信号を駆動することで、Read silicon IDオペレーションを終了することができます。nCSがLowで駆動されている間にDCLKで追加のクロックサイクルを送信すると、silicon IDが繰り返しシフトアウトされる原因となります。
EPCQデバイス | シリコンID(バイナリー値) |
---|---|
EPCQ4A | b'0001 0010 |
EPCQ16A | b'0001 0100 |
EPCQ64A | b'0001 0110 |
1.9.7. 書き込みイネーブル操作
Write Enableオペレーションをイネーブルすると、Write Enable Latchビットがステータスレジスターで1に設定されます。このオペレーションは、ステータスレジスターでWrite bytes、Write status、Erase bulk、Erase sector、およびQuad input fast write bytesオペレーションが開始される前に実行する必要があります。
1.9.8. Write Disableオペレーション (04h)
メモリーへの意図しない書き込みを防ぐために、書き込みイネーブル・ラッチ・ビットは書き込みディスエーブル操作の実行時および次に示す条件下では自動的にリセットされます。
- パワーアップ時間
- Write bytesオペレーション完了時間
- Write statusオペレーション完了時間
- Erase bulkオペレーション完了時間
- Erase sectorオペレーション完了時間
- Quad Input Fast Write Bytesオペレーション完了
1.9.9. Write Bytesオペレーション (02h)
このオペレーションは、メモリーへのバイトの書き込みを可能にします。Write Bytesオペレーションの前にWrite Enableオペレーションを実行する必要があります。Write Bytesオペレーション実行後、ステータスレジスターのWrite Enable Latchビットは0に設定されます。
Write Bytesオペレーションを実行する場合、Write Bytesオペレーション・コードをシフトインする必要があり、それに3バイトアドレス(A[23..0])とDATA0ピンの少なくとも1つのデータバイトが続きます。8つのLSB(A[7..0])がすべて0ではない場合、現在のページの終わりを超えて送信されたすべてのデータは次のページに書き込まれません。代わりに、このデータは同じページの開始アドレスに書き込まれます。Write Bytesオペレーション全体を通して、nCS信号がLowに設定されていることを確認する必要があります。
Write Bytesオペレーションで256を超えるデータバイトがEPCQ-Aデバイスにシフトインされる場合、以前にラッチされたデータは破棄され、最後の256バイトがページに書き込まれます。ただし、256バイト未満のデータがEPCQ-Aデバイスにシフトインされる場合、そのバイトは指定されたアドレスに書き込まれることが保証され、同じページの他のバイトは影響を受けません。
デバイスは、nCS信号がHighに駆動された直後にセルフタイムのWriteサイクルを開始します。セルフタイムのWriteサイクルの詳細については、下記の関連情報のtWB を参照してください。メモリーの別のページが書き込まれる前に、この遅延を考慮する必要があります。あるいは、セルフタイムのWriteサイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのWriteサイクル中のWrite In Progressビットは1に設定され、それが完了すると0に設定されます。
1.9.10. Quad Input Fast Write Bytesオペレーション(32h)
このオペレーションはWrite Bytesオペレーションと似ていますが、DATA0ピン、DATA1ピン、DATA2ピン、およびDATA3ピンでデータがシフトインされる点が異なります。
1.9.11. 一括消去操作完了時
このオペレーションは、すべてのメモリービットを1または0xFFに設定します。Write Bytesオペレーションと同様に、Erase Bulkオペレーションを実行する前に、Write Enableオペレーションを実行する必要があります。
Erase Bulkオペレーションは、nCS信号をLowに駆動し、DATA0ピンでErase Bulkオペレーション・コードをシフトインすることで実装することが可能です。nCS信号は、Erase Bulkオペレーション・コードの8番目のビットがラッチインされた後にHighに駆動されなければいけません。
デバイスは、nCS信号がHighに駆動された直後にセルフタイムのErase Bulkサイクルを開始します。セルフタイムのErase Bulkサイクルタイムの詳細については、下記の関連情報のtEB を参照してください。
メモリー内容にアクセスする前に、この遅延を考慮する必要があります。また、セルフタイムの消去サイクルが進行中にRead Statusオペレーションを実行することにより、ステータスレジスターの書き込み中ビットをチェックすることもできます。あるいは、セルフタイムのWriteサイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのWriteサイクル中のWrite In Progressビットは1に設定され、それが完了すると0に設定されます。Eraseサイクルが完了する前に、ステータスレジスターのWrite enable latchビットは0にリセットされます。
1.9.12. Erase Sectorオペレーション (D8h)
Erase Sectorオペレーションは、セクター内のすべてのビットを1または0xFFに設定することで、EPCQ-Aデバイス内の特定のセクターを消去することを可能とします。このオペレーションは、アプリケーション内の未使用のセクターに汎用メモリーとしてアクセスしたい場合に便利です。Erase Sectorオペレーションの前にWrite Enableオペレーションを実行する必要があります。
Erase Sectorオペレーションを実行する場合、Erase Sectorオペレーション・コードを最初にシフトインする必要があり、それにDATA0ピンの選択したセクターの3バイトアドレス(A[23..0])が続きます。Erase Sectorオペレーションのこの3バイトアドレスは、指定したセクター内の任意のアドレスにすることが可能です。Erase Sectorオペレーションの8番目のビットがラッチインされた後、nCS信号をHighに駆動します。
デバイスは、nCS信号がHighに駆動された直後にセルフタイムのErase Sectorサイクルを開始します。セルフタイムのErase Sectorサイクルタイムの詳細については、下記の関連情報のtES を参照してください。メモリーの別のページが書き込まれる前に、この遅延を考慮する必要があります。または、セルフタイムのErase サイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのEraseサイクル中のWrite In Progressビットは1に設定され、それが完了すると0に設定されます。ステータスレジスターのWrite enable latchビットは、セルフタイムのEraseサイクルが完了する前に0に設定されます。
1.9.13. Erase Subsectorオペレーション(20h)
Erase Subsectorオペレーションは、サブセクター内のすべてのビットを1または0xFFに設定することで、EPCQ-Aデバイス内の特定のサブセクターを消去することを可能とします。このオペレーションは、アプリケーション内の未使用のサブセクターに汎用メモリーとしてアクセスしたい場合に便利です。Erase Subsectorオペレーションの前にWrite Enableオペレーションを実行する必要があります。
Erase Subsectorオペレーションを実行する場合、オペレーション・コードを最初にシフトインする必要があり、それにDATA0ピンで選択したサブセクターの3バイトアドレス(A[23..0])が続きます。Erase Subsectorオペレーションのこの3バイトアドレスは、指定したサブセクター内の任意のアドレスにすることが可能です。サブセクターのアドレス範囲の詳細については、下記の関連情報を参照してください。Erase Subsectorオペレーションの8番目のビットがラッチインされた後、nCS信号をHighに駆動します。
デバイスは、nCS信号がHighに駆動された直後にセルフタイムのErase Subsectorサイクルを開始します。セルフタイムのErase Subsectorサイクルタイムの詳細については、下記の関連情報を参照してください。メモリーの別のページが書き込まれる前に、この遅延を考慮する必要があります。あるいは、セルフタイムのErase サイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのEraseサイクル中のWrite In Progressビットは1に設定され、それが完了すると0に設定されます。ステータスレジスターのWrite enable latchビットは、セルフタイムのEraseサイクルが完了する前に0に設定されます。
1.9.14. Read SFDP Registerオペレーション (5Ah)
Read SFDP Registerオペレーションは、JEDECSFDP規格であるJESD216Aと互換性があります。 SFDPレジスターの値と説明については、10GBASE-KR PHYレジスターの定義を参照してください。
nCSピンをLowに駆動し、DATA0ピンに3バイトのアドレスに続くオペレーションコードをシフトすることによって読むSFDPオペレーションを開始します。 3バイトのアドレスコンテンツは以下の通りです。
- A[23..8] = 0
- A[7..0] = 256バイトのSFDPレジスタの開始バイトアドレスを定義する
SFDPレジスターの内容が最上位ビット(MSB)を最初にして40番目のDCLKの立ち下がりエッジでシフトアウトされるまでに、8つのダミー・クロック・サイクルが必要です。
1.10. 電源モード
EPCQ-Aデバイスは、アクティブおよびスタンバイ電源モードをサポートします。nCS信号がLowの場合、デバイスはイネーブルされており、アクティブ電源モードです。FPGAは、EPCQ-Aデバイスがアクティブ電源モードの場合にコンフィグレーションされます。nCS信号がHighの場合、デバイスはディスエーブルされていますが、WriteまたはEraseオペレーションといったすべてのインターナル・サイクルが終了するまでアクティブ電源モードであり続けます。その後、EPCQ-Aデバイスはスタンバイ電源モードとなります。ICC1 およびICC0 パラメーターは、デバイスがアクティブおよびスタンバイ電源モードの場合、VCC 供給電流を示します。
1.11. タイミング情報
1.11.1. 書き込み操作のタイミング図
シンボル | パラメーター | 最小値 | 典型的 | 最大値 | 単位 |
---|---|---|---|---|---|
fWCLK | 書き込みイネーブル、書き込みディスエーブル、読み出しステータス、シリコンID 読み出し、書き込みバイト、一括消去、およびセクター消去操作用の書き込みクロック周波数(FPGA、ダウンロード・ケーブル、またはエンベデッド・プロセッサーより) | — | — | 100 | MHz |
tCH | EPCQ4AのDCLK Highタイム | 4 | — | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128AのDCLK Highタイム | 3.4 | ||||
tCL | EPCQ4AのDCLK Lowタイム | 4 | — | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128AのDCLK Lowタイム | 3.4 | ||||
tNCSSU | EPCQ4Aのチップセレクト(nCS)アクティブ・セットアップ・タイム | 5 | — | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aのチップセレクト(nCS)アクティブ・セットアップ・タイム | 3 | — | — | ns | |
tNCSH | EPCQ4Aのチップセレクト(nCS)非アクティブ・ホールド・タイム | 5 | — | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aのチップセレクト(nCS)非アクティブ・ホールド・タイム | 3 | — | — | ns | |
tNCSSU2 | EPCQ4Aのチップセレクト(nCS)非アクティブ・セットアップ・タイム | 5 | — | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aのチップセレクト(nCS)非アクティブ・セットアップ・タイム | 3 | — | — | ns | |
tNCSH2 | EPCQ4Aのチップセレクト(nCS)アクティブ・ホールド・タイム | 5 | — | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aのチップセレクト(nCS)アクティブ・ホールド・タイム | 3 | — | — | ns | |
tDSU | DCLK立ち上がりエッジ前のデータ(ASDI)セットアップ時間 | 2 | — | — | ns |
tSU | DCLKの立ち上がりエッジ後のデータ・ホールド時間 | 5 | — | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aに向けたDCLKの立ち上がりエッジ後のDATA[]ホールドタイム | 3 | ||||
tCSH | チップ・セレクト(nCS)High時間 | 100 | — | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aのチップセレクト(nCS)Highタイム | 10または5010 | ||||
tWB 11 12 | EPCQ4Aデバイスでのバイト書き込みサイクル時間 | — | 0.4 | 0.8 | ms |
EPCQ16Aデバイスでのバイト書き込みサイクル時間 | 0.4 | 3 | |||
EPCS128デバイスでのバイト書き込みサイクル時間 | 0.7 | 3 | |||
EPCQ64Aデバイスでのバイト書き込みサイクル時間 | 0.8 | 3 | |||
tSU | ステータス書き込みサイクル時間 | — | 10 | 15 | ms |
tSU | EPCQ4Aデバイスでの一括消去サイクル時間 | — | 1 | 4 | s |
EPCQ16Aデバイスでの一括消去サイクル時間 | 5 | 25 | |||
EPCQ32Aデバイスでの一括消去サイクル時間 | 10 | 50 | |||
EPCQ64Aデバイスでの一括消去サイクル時間 | 20 | 100 | |||
EPCQ128Aデバイスでの一括消去サイクル時間 | 40 | 200 | |||
tSU | EPCQ4Aデバイスでのセクタ消去サイクル時間 | — | 150 | 1000 | ms |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aデバイスでのセクタ消去サイクル時間 | 2000 | ||||
tESS 11 | EPCQ4AのErase Subsectorサイクルタイム | — | 30 | 300 | ms |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aデバイスでのセクタ消去サイクル時間 | 45 | 400 |
1.11.2. 読み出し操作のタイミング図
シンボル | パラメーター | 最小値 | 最大値 | 単位 |
---|---|---|---|---|
fRCLK | バイト読み出し操作の読み出しクロック周波数(FPGAまたはエンベデッド・プロセッサーより) | — | 50 | MHz |
高速バイト読み出し操作の高速読み出しクロック周波数(FPGAまたはエンベデッド・プロセッサーより) | — | 100 | MHz | |
tCH | EPCQ4AのDCLK Highタイム | 4または6 13 | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128AのDCLK Highタイム | 3.4または9 14 | — | ns | |
tCL | EPCQ4AのDCLK Lowタイム | 4または6 | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128AのDCLK Lowタイム | 3.4または9 | ns | ||
tODIS | 読み出し後の出力ディスエーブル時間 | — | 7 | ns |
tCLQV | EPCQ4AのClock Low to Output Valid | — | 8 | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128AのClock Low to Output Valid | — | 6 | ||
tCLQX | EPCQ4Aの出力ホールドタイム | 0 | — | ns |
EPCQ16A、EPCQ32A、EPCQ64A、およびEPCQ128Aの出力ホールドタイム | 1.5 | — |
1.12. プログラミングおよびコンフィグレーション・ファイルのサポート
インテル® Quartus® Prime開発ソフトウェアはEPCS-Aデバイスのプログラミングをサポートしています。EPCQ-A デバイスを選択すると インテル® Quartus® Prime開発ソフトウェアはデバイスをプログラミングするためのProgrammer Object File(.pof)を自動で生成します。Quartus Prime開発ソフトウェアを使用すれば、選択したFPGAのコンフィグレーション・データを最も効率よく格納するための適切なEPCS-Aデバイスの集積度を選択することができます。
SRunnerソフトウェア・ドライバーを使用した外部マイクロ・プロセッサーにより、EPCS-Aデバイスをインシステムでプログラミングすることができます。SRunnerソフトウェア・ドライバーは、異なるエンベデッド・システムに適合するようにカスタマイズ可能なエンベデッドEPCS-Aデバイスのプログラミングに向けて開発されました。SRunnerソフトウェア・ドライバーは、.rpdファイルを読み出し、EPCQ-Aデバイスに書き込みます。プログラミングに要する時間は、 インテル® Quartus® Prime開発ソフトウェアのプログラミング時間と同程度です。FPGAはコンフィグレーション処理中に.rpdデータのLSBを最初に読み出すため、.rpdバイトのLSBがRead Bytesオペレーション中に最初にシフトアウトされ、Write Bytesオペレーション中に最初にシフトインされる必要があります。
EPCSデバイスとの.rpdファイルの書き込みおよび読み出しは、他のデータおよびアドレス・バイトとは異なります。
Intel® FPGAダウンロード・ケーブルを使用したEPCQ-AデバイスのISP実行中、ケーブルはnCONFIG信号をLowにプルダウンしてFPGAをリセットし、FPGAのnCEピンの10-kΩプルダウン抵抗を上書きします。ダウンロード・ケーブルは次に、EPCQ-Aデバイスのプログラミングに向けて選択したASモードに応じてインターフェイス・ピンを使用します。プログラミングが完了すると、ダウンロード・ケーブルはEPCQ-Aデバイスのインターフェイス・ピンおよびFPGAのnCEピンを解放し、nCONFIG信号をパルスしてコンフィグレーション処理を開始します。
FPGAは、シリアル・フラッシュ・ローダー(SFL)を備えたJTAGインターフェイスを使用して、EPCQ-Aデバイスをインシステムでプログラミングすることができます。この方法は、FPGAのコンフィグレーションに使用したものと同じJTAGインターフェイスを使用して、EPCQ-Aデバイスを間接的にプログラミングすることを可能とします。
1.13. 10GBASE-KR PHYレジスターの定義
アドレス | EPCQ16A | EPCQ32A | EPCQ64A | EPCQ128A |
---|---|---|---|---|
00H | 53h | 53h | 53h | 53h |
01H | 46h | 46h | 46h | 46h |
02H | 44h | 44h | 44h | 44h |
03H | 50h | 50h | 50h | 50h |
04H | 05h | 05h | 05h | 05h |
05H | 01h | 01h | 01h | 01h |
06H | 00h | 00h | 00h | 00h |
07H | FFh | FFh | FFh | FFh |
08H | 00h | 00h | 00h | 00h |
09H | 05h | 05h | 05h | 05h |
0AH | 01h | 01h | 01h | 01h |
0BH | 10h | 10h | 10h | 10h |
0CH | 80h | 80h | 80h | 80h |
0DH | 00h | 00h | 00h | 00h |
0EH | 00h | 00h | 00h | 00h |
0FH | FFh | FFh | FFh | FFh |
10H … 7FH | FFh | FFh | FFh | FFh |
80H | E5h | E5h | E5h | E5h |
81H | 20H | 20H | 20H | 20h |
82H | F9h | F9h | F9h | F9h |
83H | FFh | FFh | FFh | FFh |
84H | FFh | FFh | FFh | FFh |
85H | FFh | FFh | FFh | FFh |
86H | FFh | FFh | FFh | FFh |
87H | 00h | 01h | 03h | 07h |
88H | 44h | 44h | 44h | 44h |
89H | EBh | EBh | EBh | EBh |
8AH | 08H | 08H | 08H | 08H |
8BH | 6Bh | 6Bh | 6Bh | 6Bh |
8CH | 08h | 08h | 08h | 08h |
8DH | 3Bh | 3Bh | 3Bh | 3Bh |
8EH | 42h | 42h | 42h | 42h |
8FH | BBh | BBh | BBh | BBh |
90H | FEh | FEh | FEh | FEh |
91H | FFh | FFh | FFh | FFh |
92H | FFh | FFh | FFh | FFh |
93H | FFh | FFh | FFh | FFh |
94H | FFh | FFh | FFh | FFh |
95H | FFh | FFh | FFh | FFh |
96H | 00h | 00h | 00h | 00h |
97H | 00h | 00h | 00h | 00h |
98H | FFh | FFh | FFh | FFh |
99H | FFh | FFh | FFh | FFh |
9AH | 40h | 40h | 40h | 40h |
9BH | EBh | EBh | EBh | EBh |
9CH | 0Ch | 0Ch | 0Ch | 0Ch |
9DH | 20h | 20h | 20h | 20h |
9EH | 0Fh | 0Fh | 0Fh | 0Fh |
9FH | 52h | 52h | 52h | 52h |
A0H | 10h | 10h | 10h | 10h |
A1H | D8h | D8h | D8h | D8h |
A2H | 00h | 00h | 00h | 00h |
A3H | 00h | 00h | 00h | 00h |
A4H | 36h | 36h | 36h | 36h |
A5H | 02h | 02h | 02h | 02h |
A6H | A6h | A6h | A6h | A6h |
A7H | 00h | 00h | 00h | 00h |
A8H | 82h | 82h | 82h | 82h |
A9H | EAh | EAh | EAh | EAh |
AAH | 14h | 14h | 14h | 14h |
ABH | B3h | C2h | C4h | C9h |
tACH | E9h | E9h | E9h | E9h |
tADH | 63h | 63h | 63h | 63h |
AEH | 76h | 76h | 76h | 76h |
AFH | 33h | 33h | 33h | 33h |
B0H | 7Ah | 7Ah | 7Ah | 7Ah |
B1H | 75h | 75h | 75h | 75h |
B2H | 7Ah | 7Ah | 7Ah | 7Ah |
B3H | 75h | 75h | 75h | 75h |
B4H | F7h | F7h | F7h | F7h |
B5H | A2h | A2h | A2h | A2h |
B6H | D5h | D5h | D5h | D5h |
B7H | 5Ch | 5Ch | 5Ch | 5Ch |
B8H | 19h | 19h | 19h | 19h |
B9H | F7h | F7h | F7h | F7h |
BAH | 4Dh | 4Dh | 4Dh | 4Dh |
BBH | FFh | FFh | FFh | FFh |
BCH | E9h | E9h | E9h | E9h |
BDH | 30h | 30h | 30h | 30h |
BEH | F8h | F8h | F8h | F8h |
BFH | 80h | 80h | 80h | 80h |
1.14. EPCQ-Aシリアル・コンフィグレーション・デバイスのデータシートのドキュメント改訂履歴
ドキュメント・バージョン | 変更内容 |
---|---|
2019.10.01 |
|
2019.05.17 | オペコードの要約の表の読み出しデバイス識別および読み出しシリコン識別操作のダミーサイクルを更新。 |
2019.03.18 | EPCQ-Aデバイスでサポートされているメモリーアレイ構成の表の注4を更新。 |
2019.01.09 |
|
2018.10.04 | Extended Dual Input Fast Read動作タイミング図のDCLK値を更新。 |
2018.04.11 |
|
2018.03.13 |
|
2018.02.15 |
|
日付 | バージョン | 変更内容 |
---|---|---|
2017年12月 | 2017.12.15 |
|
2017年8月 | 2017.08.02 |
|
2017年7月 | 2017.07.28 | 初版。 |