EPCSデバイスは次の特長を備えています。

• アクティブシリアル（AS）x 1またはAS x 4コンフィグレーション・スキームをサポートするデバイスにおけるシリアルまたはクアッドシリアルFPGAコンフィグレーション¹
• 低コスト、低ピン数である不揮発性メモリー
• 2.7 Vから3.6 Vまでの動作電圧
• EPCQ4A、EPCQ16A、およびEPCQ32Aデバイス向け8ピン・スモール・アウトラインIC（SOIC）パッケージで使用可能
• EPCQ64AおよびEPCQ128Aデバイス向け16ピンSOICパッケージで使用可能
• 100,000回以上のプログラム／消去回数を持つ再プログラミング可能なメモリー
• ステータスレジスタービットを用いたメモリー・セクターへの書き込み保護をサポート
• 単一オペレーション・コードを使用した、メモリー全体の高速読み込み、拡張デュアル入力高速読み込み、および拡張クワッド入力高速読み込み
• SRunnerソフトウェア・ドライバーを使用した外部マイクロ・プロセッサーによる再プログラム可能
• SRunnerソフトウェア・ドライバーを使用してのインシステム・プログラミング（ISP）のサポート
• インテル^® FPGA ダウンロード・ケーブルII、 インテル^®FPGA ダウンロード・ケーブル、またはインテル FPGAイーサネット・ケーブルによるISPサポート
• デフォルトで消去され、ビットが1にセットされているメモリー・アレイ
• 20年以上のデータ保持
• JEDEC標準のSerial Flash Discoverable Parameter（SFDP）をサポート

EPCQ4A、EPCQ16A、およびEPCQ32Aデバイスは、8ピン SOICパッケージで利用可能です。EPCQ64AおよびEPCQ128Aデバイスは、16ピン SOICパッケージで利用可能です。

このセクションでは、EPCQ-Aのメモリーへのアクセスに使用できるオペレーションについて説明します。このオペレーションを実行すると、MSBが一番最初に、シリアルでデバイスにシフトインおよびデバイスからシフトアウトします。

アクティブLowチップセレクト(nCS）信号がLowで駆動されると、DATA0ピンを使用してEPCQ-Aデバイスにオペレーション・コードをシフトインします。各オペレーション・コードは、DCLK信号の立ち下がりエッジでEPCQ-Aデバイスにラッチされます。

このオペレーションを実行中、所定のオペレーション・コードがシフトインし、アドレスまたはデータバイトがそれに続きます。アドレスおよびデータバイトの詳細については、関連情報を参照してください。デバイスは、オペレーション・シーケンスの最後のビットがシフトインした後、nCSピンを駆動する必要があります。

Readオペレーションでは、Data ReadはDATA[3:0]ピンでシフトアウトします。データのいずれかのビットがシフトアウトされると、nCSピンを駆動することが可能です。

書き込みおよび消去の操作では、8クロック・パルスの倍数であるバイト境界でnCSピンをHighに駆動します。

書き込みまたは消去サイクル進行中のメモリー・コンテンツへのアクセスの試みはすべて拒否され、書き込みと消去サイクルは無変化のままです。

ステータスレジスターは、WriteまたはEraseオペレーション中、いつでも継続して読み出すことが可能です。

Write Statusオペレーションは、Write Enable LatchビットおよびWrite In Progressビットには影響しません。Write Statusオペレーションを使用すれば、ステータス・レジスター・ブロック保護ビットとトップまたはボトムのビットを設定することができます。したがって、特定のメモリーセクターを保護する目的で、このオペレーションを実装することができます。ブロック保護ビットを設定した後、保護されたメモリーセクターは読み出し専用メモリーとして処理されます。Write Statusオペレーションの前にWrite Enableオペレーションを実行する必要があります。

nCS信号がHighに駆動された直後に、デバイスはセルフタイムのWrite Statusサイクルを開始します。セルフタイムのWrite Statusサイクルは通常、すべてのEPCQ-Aデバイスに対して10 msを要し、15 ms未満であることが保証されています。t_WS の詳細については下記の関連情報を参照してください。ステータスレジスターが目的のブロック保護ビットで書き込まれるようにするには、この遅延を考慮する必要があります。あるいは、セルフタイムのWrite Statusサイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのWrite Statusサイクル中のWrite In Progressビットは1で、それが完了すると0となります。

Read Bytesオペレーションを実行する場合、最初にnCSピンをLowで駆動してRead bytesオペレーション・コードをシフトインし、それに3バイトアドレス（A[23..0]）が続きます。各アドレスビットは、DCLK信号の立ち上がりエッジでラッチインされる必要があります。アドレスがラッチインされた後、指定されたアドレスのメモリー内容は、MSBから順にDATA1ピンで連続してシフトアウトされます。Raw Programming Data（.rpd）ファイルを読み込む場合、内容はLSBから順に連続してシフトアウトされます。各データビットは、DCLK信号の立ち下がりエッジでシフトアウトします。Read bytesオペレーション中の最大DCLK周波数は、50 Mhzです。

最初のバイトアドレスは任意の位置に設定することができます。デバイスはデータの各バイトをシフトアウトした後、アドレスを次に高いアドレスに自動的に増やします。これにより、デバイスは単一のRead bytesオペレーションでメモリー全体を読む出すことができます。デバイスが最上位のアドレスに達すると、アドレスカウンターは0x000000で再開し、nCS信号をHighに駆動することでRead bytesオペレーションが終了するまでメモリー内容を無制限に読み出すことが可能です。Read bytesオペレーションがWriteまたはEraseサイクルの進行中にシフトインされる場合、そのオペレーションは実行されず、進行中のWriteまたはEraseサイクルは影響されません。

Fast Readオペレーションを実行するときは、最初に高速読み取り操作コードをシフトインし、次に3バイトアドレス（A [23..0]）をシフトインし、8つのダミークロックサイクルを実行して、DCLK信号の各ビットを立ち上がりエッジでラッチインします。次に、そのアドレスのメモリ内容がDATA1でシフトアウトされ、各ビットはDCLK信号の立ち下がりエッジで最大周波数100MHzでシフトアウトされます。

最初のバイトアドレスは任意の場所に置くことができます。デバイスは、データの各バイトをシフトアウトした後、アドレスを次に高いアドレスに自動的に増やします。したがって、デバイスは1回のFast Readオペレーション作でメモリー全体を読み出すことができます。デバイスが最高のアドレスに到達すると、アドレスカウンタは0x000000で再起動し、読み出しシーケンスを無期限に続行できるようにします。

データ出力中はいつでもnCS信号をHighに駆動することにより、Fast Readオペレーションを終了できます。消去、プログラム、または書き込みサイクルの進行中にFast Readオペレーションがシフトインされた場合、操作は実行されず、進行中の消去、プログラム、または書き込みサイクルには影響しません。

この操作は、データとアドレスがDATA0ピンとDATA1ピンでシフトインおよびシフトアウトされることを除いて、Fast Readオペレーション と同様です。

このオペレーションはExtended Dual Input Fast Readオペレーションと似ていますが、データとアドレスがDATA0ピン、DATA1ピン、DATA2ピンおよびDATA3ピンでシフトインおよびシフトアウトされる点が異なります。

このオペレーションは、DATA1出力ピンからEPCQ-Aデバイスの8-bit Device Identificationを読み込みます。このオペレーションが進行中のEraseまたはWriteサイクルでシフトインされる場合、そのオペレーションは実行されず、進行中のEraseまたはWriteサイクルは影響されません。

その後で、EPCSデバイスの8ビットのデバイス識別子がDCLK信号の立ち下がりエッジでDATAピンにシフトアウトされます。

このオペレーションは、DATA1出力ピンからEPCQ-Aデバイス8-bitシリコンIDを読み込みます。このオペレーションがEraseまたはWriteサイクル中にシフトインされる場合、そのオペレーションは実行されず、進行中のEraseまたはWriteサイクルは影響されません。

デバイスはnCS信号をLowに駆動することで、Read silicon IDオペレーション・コードを実装し、次にRead silicon IDオペレーション・コードをシフトインし、それにDATA0ピンで3つのダミーバイトが続きます。EPCQ-Aデバイスの8-bit silicon IDは、DCLK信号の立ち下がりエッジのDATA1ピンでシフトアウトされます。デバイスは、少なくとも一度silicon IDを読み出した後、nCS信号を駆動することで、Read silicon IDオペレーションを終了することができます。nCSがLowで駆動されている間にDCLKで追加のクロックサイクルを送信すると、silicon IDが繰り返しシフトアウトされる原因となります。

Write Enableオペレーションをイネーブルすると、Write Enable Latchビットがステータスレジスターで1に設定されます。このオペレーションは、ステータスレジスターでWrite bytes、Write status、Erase bulk、Erase sector、およびQuad input fast write bytesオペレーションが開始される前に実行する必要があります。

メモリーへの意図しない書き込みを防ぐために、書き込みイネーブル・ラッチ・ビットは書き込みディスエーブル操作の実行時および次に示す条件下では自動的にリセットされます。

• パワーアップ時間
• Write bytesオペレーション完了時間
• Write statusオペレーション完了時間
• Erase bulkオペレーション完了時間
• Erase sectorオペレーション完了時間
• Quad Input Fast Write Bytesオペレーション完了

このオペレーションは、メモリーへのバイトの書き込みを可能にします。Write Bytesオペレーションの前にWrite Enableオペレーションを実行する必要があります。Write Bytesオペレーション実行後、ステータスレジスターのWrite Enable Latchビットは0に設定されます。

Write Bytesオペレーションを実行する場合、Write Bytesオペレーション・コードをシフトインする必要があり、それに3バイトアドレス（A[23..0]）とDATA0ピンの少なくとも1つのデータバイトが続きます。8つのLSB（A[7..0]）がすべて0ではない場合、現在のページの終わりを超えて送信されたすべてのデータは次のページに書き込まれません。代わりに、このデータは同じページの開始アドレスに書き込まれます。Write Bytesオペレーション全体を通して、nCS信号がLowに設定されていることを確認する必要があります。

Write Bytesオペレーションで256を超えるデータバイトがEPCQ-Aデバイスにシフトインされる場合、以前にラッチされたデータは破棄され、最後の256バイトがページに書き込まれます。ただし、256バイト未満のデータがEPCQ-Aデバイスにシフトインされる場合、そのバイトは指定されたアドレスに書き込まれることが保証され、同じページの他のバイトは影響を受けません。

デバイスは、nCS信号がHighに駆動された直後にセルフタイムのWriteサイクルを開始します。セルフタイムのWriteサイクルの詳細については、下記の関連情報のt_WB を参照してください。メモリーの別のページが書き込まれる前に、この遅延を考慮する必要があります。あるいは、セルフタイムのWriteサイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのWriteサイクル中のWrite In Progressビットは1に設定され、それが完了すると0に設定されます。

このオペレーションはWrite Bytesオペレーションと似ていますが、DATA0ピン、DATA1ピン、DATA2ピン、およびDATA3ピンでデータがシフトインされる点が異なります。

このオペレーションは、すべてのメモリービットを1または0xFFに設定します。Write Bytesオペレーションと同様に、Erase Bulkオペレーションを実行する前に、Write Enableオペレーションを実行する必要があります。

Erase Bulkオペレーションは、nCS信号をLowに駆動し、DATA0ピンでErase Bulkオペレーション・コードをシフトインすることで実装することが可能です。nCS信号は、Erase Bulkオペレーション・コードの8番目のビットがラッチインされた後にHighに駆動されなければいけません。

デバイスは、nCS信号がHighに駆動された直後にセルフタイムのErase Bulkサイクルを開始します。セルフタイムのErase Bulkサイクルタイムの詳細については、下記の関連情報のt_EB を参照してください。

メモリー内容にアクセスする前に、この遅延を考慮する必要があります。また、セルフタイムの消去サイクルが進行中にRead Statusオペレーションを実行することにより、ステータスレジスターの書き込み中ビットをチェックすることもできます。あるいは、セルフタイムのWriteサイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのWriteサイクル中のWrite In Progressビットは1に設定され、それが完了すると0に設定されます。Eraseサイクルが完了する前に、ステータスレジスターのWrite enable latchビットは0にリセットされます。

Erase Sectorオペレーションは、セクター内のすべてのビットを1または0xFFに設定することで、EPCQ-Aデバイス内の特定のセクターを消去することを可能とします。このオペレーションは、アプリケーション内の未使用のセクターに汎用メモリーとしてアクセスしたい場合に便利です。Erase Sectorオペレーションの前にWrite Enableオペレーションを実行する必要があります。

Erase Sectorオペレーションを実行する場合、Erase Sectorオペレーション・コードを最初にシフトインする必要があり、それにDATA0ピンの選択したセクターの3バイトアドレス（A[23..0]）が続きます。Erase Sectorオペレーションのこの3バイトアドレスは、指定したセクター内の任意のアドレスにすることが可能です。Erase Sectorオペレーションの8番目のビットがラッチインされた後、nCS信号をHighに駆動します。

デバイスは、nCS信号がHighに駆動された直後にセルフタイムのErase Sectorサイクルを開始します。セルフタイムのErase Sectorサイクルタイムの詳細については、下記の関連情報のt_ES を参照してください。メモリーの別のページが書き込まれる前に、この遅延を考慮する必要があります。または、セルフタイムのErase サイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのEraseサイクル中のWrite In Progressビットは1に設定され、それが完了すると0に設定されます。ステータスレジスターのWrite enable latchビットは、セルフタイムのEraseサイクルが完了する前に0に設定されます。

Erase Subsectorオペレーションは、サブセクター内のすべてのビットを1または0xFFに設定することで、EPCQ-Aデバイス内の特定のサブセクターを消去することを可能とします。このオペレーションは、アプリケーション内の未使用のサブセクターに汎用メモリーとしてアクセスしたい場合に便利です。Erase Subsectorオペレーションの前にWrite Enableオペレーションを実行する必要があります。

Erase Subsectorオペレーションを実行する場合、オペレーション・コードを最初にシフトインする必要があり、それにDATA0ピンで選択したサブセクターの3バイトアドレス（A[23..0]）が続きます。Erase Subsectorオペレーションのこの3バイトアドレスは、指定したサブセクター内の任意のアドレスにすることが可能です。サブセクターのアドレス範囲の詳細については、下記の関連情報を参照してください。Erase Subsectorオペレーションの8番目のビットがラッチインされた後、nCS信号をHighに駆動します。

デバイスは、nCS信号がHighに駆動された直後にセルフタイムのErase Subsectorサイクルを開始します。セルフタイムのErase Subsectorサイクルタイムの詳細については、下記の関連情報を参照してください。メモリーの別のページが書き込まれる前に、この遅延を考慮する必要があります。あるいは、セルフタイムのErase サイクルの進行中にRead Statusオペレーションを実行することで、ステータスレジスターのWrite In Progressビットを確認することも可能です。セルフタイムのEraseサイクル中のWrite In Progressビットは1に設定され、それが完了すると0に設定されます。ステータスレジスターのWrite enable latchビットは、セルフタイムのEraseサイクルが完了する前に0に設定されます。

Read SFDP Registerオペレーションは、JEDECSFDP規格であるJESD216Aと互換性があります。 SFDPレジスターの値と説明については、10GBASE-KR PHYレジスターの定義を参照してください。

nCSピンをLowに駆動し、DATA0ピンに3バイトのアドレスに続くオペレーションコードをシフトすることによって読むSFDPオペレーションを開始します。 3バイトのアドレスコンテンツは以下の通りです。

• A[23..8] = 0
• A[7..0] = 256バイトのSFDPレジスタの開始バイトアドレスを定義する

SFDPレジスターの内容が最上位ビット（MSB）を最初にして^40番目のDCLKの立ち下がりエッジでシフトアウトされるまでに、8つのダミー・クロック・サイクルが必要です。

EPCQ-Aデバイスは、アクティブおよびスタンバイ電源モードをサポートします。nCS信号がLowの場合、デバイスはイネーブルされており、アクティブ電源モードです。FPGAは、EPCQ-Aデバイスがアクティブ電源モードの場合にコンフィグレーションされます。nCS信号がHighの場合、デバイスはディスエーブルされていますが、WriteまたはEraseオペレーションといったすべてのインターナル・サイクルが終了するまでアクティブ電源モードであり続けます。その後、EPCQ-Aデバイスはスタンバイ電源モードとなります。I_CC1 およびI_CC0 パラメーターは、デバイスがアクティブおよびスタンバイ電源モードの場合、V_CC 供給電流を示します。

インテル^® Quartus^® Prime開発ソフトウェアはEPCS-Aデバイスのプログラミングをサポートしています。EPCQ-A デバイスを選択すると インテル^® Quartus^® Prime開発ソフトウェアはデバイスをプログラミングするためのProgrammer Object File（.pof）を自動で生成します。Quartus Prime開発ソフトウェアを使用すれば、選択したFPGAのコンフィグレーション・データを最も効率よく格納するための適切なEPCS-Aデバイスの集積度を選択することができます。

SRunnerソフトウェア・ドライバーを使用した外部マイクロ・プロセッサーにより、EPCS-Aデバイスをインシステムでプログラミングすることができます。SRunnerソフトウェア・ドライバーは、異なるエンベデッド・システムに適合するようにカスタマイズ可能なエンベデッドEPCS-Aデバイスのプログラミングに向けて開発されました。SRunnerソフトウェア・ドライバーは、.rpdファイルを読み出し、EPCQ-Aデバイスに書き込みます。プログラミングに要する時間は、 インテル^® Quartus^® Prime開発ソフトウェアのプログラミング時間と同程度です。FPGAはコンフィグレーション処理中に.rpdデータのLSBを最初に読み出すため、.rpdバイトのLSBがRead Bytesオペレーション中に最初にシフトアウトされ、Write Bytesオペレーション中に最初にシフトインされる必要があります。

EPCSデバイスとの.rpdファイルの書き込みおよび読み出しは、他のデータおよびアドレス・バイトとは異なります。

Intel^® FPGAダウンロード・ケーブルを使用したEPCQ-AデバイスのISP実行中、ケーブルはnCONFIG信号をLowにプルダウンしてFPGAをリセットし、FPGAのnCEピンの10-kΩプルダウン抵抗を上書きします。ダウンロード・ケーブルは次に、EPCQ-Aデバイスのプログラミングに向けて選択したASモードに応じてインターフェイス・ピンを使用します。プログラミングが完了すると、ダウンロード・ケーブルはEPCQ-Aデバイスのインターフェイス・ピンおよびFPGAのnCEピンを解放し、nCONFIG信号をパルスしてコンフィグレーション処理を開始します。

FPGAは、シリアル・フラッシュ・ローダー（SFL）を備えたJTAGインターフェイスを使用して、EPCQ-Aデバイスをインシステムでプログラミングすることができます。この方法は、FPGAのコンフィグレーションに使用したものと同じJTAGインターフェイスを使用して、EPCQ-Aデバイスを間接的にプログラミングすることを可能とします。