このアプリケーション・ノートでは、概ね56 Gbpsを使用してデータレートを記述します。理由は、Common Electrical Interface (CEI) で確立されたベースラインです。ただし、実際のデータレートは最大57.8 Gbpsです。

イーサネットは、1980年に商業導入され、1983年に初めて規格化されて以来、つながる世界への需要の増加をインスタント・データ伝送によってサポートし続けています。100Gイーサネットの開発は現在進行中です。200G/400Gなどのイーサネット速度の向上には、テクノロジーの大幅な進歩が必要です。2値パルス振幅変調 (PAM2) とも呼ばれる非ゼロ回帰 (NRZ) と4値パルス振幅変調 (PAM4) の2つのコーディング方式が可能です。NRZのナイキスト周波数が高く、それによってチャネル依存損失が大きくなるため、PAM4がよりいっそう実行可能なソリューションになっています。

NRZは、ロジック0とロジック1を表す2つの電圧レベルを持つ変調方式です。PAM4では、4つの電圧レベルを使用して、2ビットロジックの4種類の組み合わせ (11、10、01、00) を表します。PAM4の命名規則について詳しくは、PAM4コーディング方式を使用する規定を参照してください。各変調方式には、利点と欠点があります。

図 2. NRZおよびPAM4のパワースペクトル密度PAM4は、56 GbpsではNRZの半分のナイキスト周波数を必要とします。

PAM4 f_Nyquist = 56/4 = 14 GHz (図 1)

PAM4 f_Nyquist = 56/2 = 28 GHz (図 2)

利点の多くは、半分のナイキスト周波数を備えることに関連しています。これには、データ密度の倍増化や、同じオーバーサンプリング・レートを使用したより高い解像度の実現、同じ合計ノイズパワーをより広い周波数に分散させた帯域幅のノイズパワーの低下などがあります。ただし、欠点がいくつかあります。PAM4信号の振幅は、同様のNRZ信号の3分の1です。そのため、PAM4信号の信号対雑音比 (SNR) が低下します。PAM4信号の電圧レベル間の間隔が狭いため、PAM4信号はノイズの影響を受けやすくなっています。すべての非線形効果が追加されると、SNR損失は約11 dBになります。

PAM4を実装しているトランシーバーは、NRZをサポートするトランシーバーよりも複雑で消費電力が大きいことが予想されます。これは、より高度なイコライゼーションが必要なためです。この複雑さのため、PAM4を使用する方がNRZよりも有利であるかどうかを判断する必要があります。

サンプルIEEE 802.3準拠のバックプレーンでのナイキスト周波数14 GHzの挿入損失は約33.35 dBです。

同じバックプレーンによって示される挿入損失は、28 GHzのナイキストで約62 dBです。

この挿入損失の数値から明確に分かるのは、バックプレーンをイコライズするのにNRZを使用すると、PAM4を使用する場合よりもはるかに難しいということです。

SNR損失の式で示しているとおり、PAM4を使用するとSNRにペナルティーが生じます。ただし、そのペナルティーは、同じバックプレーンでイコライズする場合に追加する必要がある約11 dBよりもかなり低くなります。設計者は、より良い材料を使用することで、挿入損失を最小限に抑えることができます。ただし、このアプローチは、すでにフィールドで展開されているレガシーシステムでは不可能です。

図 3. チャネル挿入損失とナイキスト周波数

インテル^® Stratix^® 10ファミリーには、次世代のトランシーバー技術が組み込まれています。これによって、今日の大規模データセンターやクラウド・コンピューティング、ワイヤレス・アプリケーションが実現できます。ワイヤレス・アプリケーションには、低消費電力およびビットあたりの最小コストで帯域幅を増加する必要があります。デュアルモード・トランシーバーでは、57.8 Gbps PAM4および28.9 Gbps NRZに対応し、次世代の高速相互接続を可能にします。同時に、テラビット・データレートでの挿入損失およびクロストークが最小限に抑えられます。新しい規格では、光と銅の両方のインターフェイスをサポートしています。これは、チップ間、バックプレーン、および直接接続ケーブルのアプリケーション向けです。

プロトコル名に含まれるプロトコル特性に関する情報は通常、データレートや伝送メディアなどです。例えば、400GBASE-CR8は8レーンプロトコルであり、400 Gbpsのデータレートが達成できます (各レーンは53.125 Gbpsで実行されます)。名前のCR8の部分は、信号が銅線の8レーンを通過することを意味しています。

Attachment Unit Interface (AUI) などの多くの電気的インターフェイス規格では、データレートはプロトコル名のローマ数字から導出できます。

プロトコル名のローマ数字をデコードすると、XAUIのデータレートは10 Gbps、CAUIのデータレートは100 Gbps、CDAUIのデータレートは400 Gbpsになります。

多くの規格 (400GBASE-SR16など) では、PAM4コーディング方式を使用しています。この400 Gbpsインターフェイスでは、Short Reach 100メートル距離の光メディアプロトコルを使用しています。また、QSFP-DDプラグ可能モジュールを使用します。電気的インターフェイスは400GUI-16または400GUI-8です。つまり、各レーンは26.5625 Gbpsまたは53.125 Gbpsで動作します。

200GBASE-KR4は、200 Gbpsバックプレーン用規格です。これにはレーンが4つあり、レーンレート53.125 Gbpsで実行されます。到達距離は0.5から1メートルです。

100GBASE-CR2は、100 Gbps、3メートル距離のプロトコルです。銅ケーブルをメディアとして使用し、レーンレートは53.125 Gbpsです。100GBASE-CR2が使用されるのは、サーバーとトップオブラック・イーサネット・スイッチとの間、またはアプライアンス、ルーター、スイッチ、サーバーの間のラックです。QSFP56、QSFPDDをプラグ可能モジュールとして使用します。

PAM4信号の正確なデータレートは、次のように決定されます。

Optical Internetworking Forum (OIF) は、非営利コンソーシアムです。OIFでは、相互運用可能なコンピューター・ネットワーク製品およびサービスの開発や展開を促進しています。これは、光ネットワーク製品やトランシーバーを備えたデバイスなどのコンポーネント・テクノロジーの実装契約 (IA) を通じて行われています。

ほとんどの最新通信システムでは、機器の前面プレートにあるプラグ可能モジュールをサポートしています。このプラグ可能モジュールを接続する電気リンクは、最大10 cmまで延長できます。高度な変調形式 (PAM、ディスクリート・マルチトーン (DMT) スキームなど)、順方向誤り訂正 (FEC)、およびイコライゼーション機能はすべて、チップ・モジュール間の相互接続に対する可能なソリューションです。このインターフェイスには、単一のコネクターを含めることができます。

相互接続インターフェイスが必要になる場合があるのは、同じプリント回路基板アセンブリー (PCBA) 上の2つのチップ間、またはドーターカードや短いミッドプレーン上です。定義上、このインターフェイスは比較的短く、最大50 cmです。このインターフェイスには、単一のコネクターが含まれる場合があります。

このインターフェイスの2つのカード間の通信は、シャーシ内のバックプレーンまたはミッドプレーンを介します。また、1メートル未満で、コネクターを最大2つ備えています。KP-FECは、BERを満たすための要件である場合があります。

PAM4では4つの電圧レベルを使用して、2ビットロジック (11、10、01、および00) の4種類の組み合わせを表します。2ビットごとに1つのシンボルにマッピングされます。マッピング方法は、線形コーディングまたはグレー・コーディングです (詳細については、次の表を参照してください)。すべてのPAM4規格ではグレー・コーディングをサポートしています。

NRZコーディング方式ではアイは1つですが、PAM4にはアイが3つあります。これは電圧レベルが4つあるからです。命名規則で表す4つの電圧レベルは、-3、-1、1、3、 -1、-1 / 3、1 / 3、1、または0、1、2、3です。

図 9. 3つのPAM4信号レベルの命名規則

PAM4のアイでは、最初にT_mid の位置を特定する必要があります。詳しくは次の図を参照してください。T_mid は、10^-3 の最大水平アイ開口の中間点です。 (この方法はOIF-CEI56G-VSR規格のセクション16.3.10.2で定義されています。)

EH6は、10^-6 (緑色) のBERでのアイの高さを表します。T_mid点が見つかったら、垂直線を描画して3つのアイの10^-6輪郭リング (緑色) と交差させます。EH6は、アイの10^-6輪郭リング上の2つの交点間の垂直距離です。前の図で示しているように、EH6は必ずしも最大のアイの高さではありません。

EW6は、10^-6 (緑色) のBERでのアイの幅を表します。例えば上のアイでは、アイの高さの半分のポイント (EH6 upp)/2を見つけます。水平線を描画して、10^-6の輪郭リング (緑色) と交差させます。上のアイのEW6は、アイの10^-6輪郭リング上の2つの交点間の水平距離です。下のアイのEW6も同じ方法で測定します。この図から分かるとおり、各アイのEW6は最も広い開口部ではありません。上のアイと下のアイの非対称性により、アイの最も広い部分が中心から外れます。幅の最も広い部分と比較して、EW6は大幅に削減されています。

この方法論を使用して、次の図に示すように、特定のBERの信号に対して予想されるアイマスクを決定することができます。

図 11. PAM4水平アイマスクの例

確定的ジッターは、ランダムジッターと比較すると予測可能です。このため、トランスミッターとレシーバーをデザインして確定的ジッターを取り除くことができます。プリエンファシスをトランスミッターで使用して、確定的ジッターを軽減します。アイの線形が良好な場合、ノイズは線形になり、線形関数としてモデル化できます。アイの線形は、R_LM測定の代替手段であり、次の式で定義されます。詳しくは、トランスミッターの線形 (R_LM) のセクションを参照してください。次の図に示すように、AVupp、AVmid、AVlowは、EH6ではなく、アイ振幅の平均です。理想的なPAM4アイの線形は1です。

図 12. 非線形アイの線形

次の表で、OIF-CEI56G-MRインターフェイスのトランスミッターの基本特性を定義します。

次の図で示しているのは、29 Gbaud/sに対する最小許容MRトランスミッター差動リターンロス (RL) の詳細です。RLminは14.5 GHzで -6 dBであることに注意してください。f = 14.5、fb = 29で、次の微分リターン損失限界の式を使用すると、結果はRLmin = 6.09 dBになります。これは、NRZシステムのRLとほぼ同じです。つまり、トランスミッターの動作は、既存のレガシー・バックプレーンとほぼ同じです。

図 13. 29 Gbaud/s (58 Gbps) のトランスミッター差動リターン損失限界

この図から、RLminは14.5 GHzで -3 dBです。f = 14.5、fb = 29で、下記のコモン・モード・リターン損失限界の式を使用すると、RLmin = 3.09 dBになります。

図 14. 29 Gbaud/s (58 Gbps) のトランスミッター・コモン・モード・リターン損失限界

RLminは14.5 GHzで -3 dBです。

RLmin = 3.09 dB (方程式 5 を使用、f = 14.5、fb = 29)

R_LM は、概念的にはアイの線形に似ていますが、測定方法が異なります。理想的なPAM4アイのR_LM は1ですが、スケーリング方法はアイの線形と同じではありません。PAM4の4つの電圧レベルは、それぞれV₀ 、V₁ 、V₂ 、およびV₃ です。ミッドレンジ・レベルV_mid は、方程式 6 で定義されています。平均信号レベルは、正規化およびオフセット調整が行われ、V_min が0、V ₀ が -1、V₁ が -ES1、V₂ がES2、V₃ が1に対応します。

上述の平均信号レベルは、キャプチャされた波形から測定されます。この間、トランスミッターでは、QPRBS13-CEIテストパターンを送信します。波形を構成するのは、単位間隔ごとにM個のサンプルです。波形は位置合わせされて、最初のM個のサンプルがテストパターンの最初のPAM4シンボルに対応し、2番目のM個のサンプルが2番目のPAM4シンボルに対応します。これにより、波形の各サンプルをテストパターン内の特定のPAM4シンボルに関連付けることができます。

理想的なアイでは、3つのアイの高さは同じです。V₁ からV_min までの距離は、V₀ からV_min までの距離の3 分の 1です。同様に、V₂ からV_min までの距離は、V₃ からV_min までの距離の3 分の 1です。方程式 9 を使用すると、R_LM は1です。2番目の図で示しているアイは、線形があまり良くないアイです。V₁ は、V₁ からV_min までの距離が、V₀ からV_min までの距離の3分の2になる点まで下がっています。V₂ は、V₂ からV_min までの距離が、V₃ からV_min までの距離の4分の1になる点まで下がっています。

方程式 9 を使用すると、計算結果のR _LM は0です。MR規格の場合、最小許容線形は0.95です。これは、アイの線形の誤差でいうと約5％です。R _LM が1に近いほど、アイの線形は向上します。

図 15. R_LM

SNDRでは、線形フィットパルス応答 (p(k)) および線形フィットエラー (e(k)) を使用します。これは、実際のトランスミッター出力信号と理想的な信号の差です。SNDRは、指定回数の測定に対する理想的な信号と測定された信号との間の変動です。SNDRの計算にはp(k) とe(k) を使用します。次の方程式に示すように、p_max はp(k) の最大値です。sigma_e はe(k) の標準偏差です。sigma_n は、PAM4電圧レベルのRMS偏差の4つの測定値の平均数です。

方程式 10. 信号対雑音/歪み率

SNIFは、OIF-56G-MRトランスミッター仕様に従って、最低31 dBになるようにしてください。

SNDRの測定は、トランスミッター出力で行われます。トランスミッターは、すべてのレーンで有効にし、QPRBS13-CEIパターンが送信されます。各レーン間では、少なくとも14シンボル周期の遅延が発生します。また、同一の送信イコライザー設定を使用します。

NRZ信号規格の多くでは、合計ジッター (Tj) を10^-12のBERに外挿する必要があります。これには、(デュアルディラック) モデルへのフィッティング値が必要です。合計ジッター (Tj) にはランダムジッター (Rj) と確定的ジッター (Dj) が含まれます。これは、その外挿法によって決定されます。PAM4テクノロジーで必要とされるのは、物理レイヤーで10^-6のBERのみです。オシロスコープでは、1回の取得で10⁶ビットを簡単に取得できるため、Rj/Djの外挿は不要です。また、新しい方法論がPAM4シグナリングに使用されます。

非相関非有界ガウシャンジッター (UUGJ) は、概念的にはRjに似ています。非相関有界高確率ジッター (UBHPJ) は、概念的にDjに似ています。Even-Oddジッター (EOJ) は、PAM4の新しい方法です。EOJの測定は、OIF-56G規格で定義された特定のパターンPRBS13Qからされます。

UUGJ、UBHPJ、およびEOJの測定に使用される方法論は、OIF-CEI-56G-MR規格のセクション17.3.1.7.1で定義されています。

信号が高損失バックプレーンを通過するとき、信号の遷移が隣接するインターバルに拡張することがあります。この効果は、シンボル間干渉 (ISI) と呼ばれています。TXプリエンファシスの目的は、信号に遅延や反転を適用し、適切な重みを持つ元の信号に戻して追加して、近隣のデータシンボルからのISIを補正することです。

各CEI規格のトランスミッター等化要件は、それぞれのCOM仕様で定義されています。トランスミッターの等化要件について詳しくは、CEI-56G-MR-PAM4 Interface Detailsをご参照ください。下記は、予想最小プリエンファシス要件です。MRチャネルの場合、タップは3つだけです。

• メインカーソル
• プリカーソル
• ポストカーソル

トランスミッターとレシーバーとの間の信号トレースまたはチャネルは、チャネル・コンプライアンスに使用しているるチャネル動作マージン (COM) の仕様、方法、およびしきい値を満たしている必要があります。COM仕様表は規定 (必須) です。挿入損失 (IL) またはリターン損失 (RL) の方程式またはグラフは、参考 (推奨) のみです。

1つの特定のチャネルの性能指数 (FOM) は、COM仕様で規制され、使用するトランシーバーに関係なく固定です。これは、FOMパラメーターでチャネルの品質を記述するためです。FOMの計算には、Sパラメーター (挿入損失、挿入損失偏差、リターン損失、統合クロストーク・ノイズ、および特定の規格に基づく係数) を使用します。MR係数については、表 8 で説明しています。

次の図は、2つのバックプレーンの測定結果です。1つはMegtron 6を使用し、もう1つにはNelco 26.25インチのバックプレーンを使用しています。FOMを計算する測定値には次のものが含まれます。

• 挿入損失 (IL)
• 挿入損失偏差
• リターン損失 (RL)

図 16. Megtron 6の挿入損失

図 17. Megtron 6の挿入損失偏差

図 18. Megtron 6のリターン損失

図 19. Nelcoの挿入損失

図 20. Nelcoの挿入損失偏差

図 21. Nelcoのリターン損失

FOM値が大きいほど、チャネルの品質が向上します。バックプレーンFOMをNRZ、NRZ (FECあり)、およびPAM4スキームで渡すには、チャネルの品質は、少なくとも3 dBでなければなりません。

このCOM仕様で示しているのは、MR OIF-CEIチャネルの最低必須要件です。

トランスミッターまたはレシーバーは、コンプライアンスを主張できるように、少なくともその表の値を満たしていることを確認する必要があります。

各規定には特定の表があります。

チャネルをMRであると見なすには、最小または最大エンベロープ内に収めてください。

図 22. 29 Gsym/s (58 Gbps/s) のチャネル挿入損失制限MRチャネルの範囲は、14.5 GHzで約ILmin -4.8 dBからILmax -20 dBです。方程式 11 と方程式 12 を使って、f = 14.5、fb = 29、ILmax = -20 dB、ILmin = -4.5 dBで計算します。

チャネル挿入損失は、次の方程式で制限する必要があります。

図 23. 29 Gsym/s (58 Gbps/s) のチャネルリターン損失制限中距離 (MR) チャネルの最小許容リターン損失 (RL) (抽象値)。チャネルをMRと見なすには、最小しきい値を超える必要があります。次の図は、RLminが-7.5 dBであることを示しています。方程式 13 を使用して、f = 14.5、fb = 29の場合、結果はRLmax = -7.48 dBです。

チャネルリターン損失は、方程式 13 によって制限される必要があります。

PAM4レシーバー・ソリューションを理解するには、PAM4信号の解析に関連するさまざまな課題を理解する必要があります。

PAM4データ信号の遷移時間によって、大幅な水平方向のアイ・クロージャーが生成されることがあります。これは、遷移ノイズによるもので、信号の立ち上がり時間と立ち下がり時間に依存します。遷移認定の位相検出器が、クロックリカバリーのアナログレベルの確認に必要です。

レガシーNRZアナログ・レシーバー・デザインを活用します。ただし、直接検出 (4つの振幅レベルのコンパレーター) には、多くの電力が必要です。マルチレベル伝送の場合、PAM4は、デジタルレシーバーより柔軟性があります。また、PAM4によって強力な信号処理技術が提供されます。これは、アーキテクチャーが複雑になるため、費用がかかる可能性があります。

クロック・データ・リカバリー (CDR) は、現代の高速シリアルデータ伝送における難しい機能の1つです。マルチレベル遷移により、NRZ CDRは使用できなくなります。最も有名なCDR技術は、PAM4の場合、ボーレートCDRです。次にその例をいくつか挙げます。

1. Mueller-Mueller位相検出器ベースのCDR

   K. Mueller and M. Muller, Timing Recovery in Digital Synchronous Data Receivers, IEEE Transactions on Communications, vol. COM-24, no. 5, pp. 516-531, May 1976

2. 最小平均二乗誤差位相検出器ベースのCDR

   E. Lee and D. Messerschmitt, Digital Communication, 2nd ed. Kluwer Academic Publishers, Massachusetts, 1997

• 複数およびフローティングの決定しきい値レベル : 決定しきい値の決定は、リンク・コンフィグレーションに基づいて適応的に行う必要があります。これには通常、専用の適応ループを使用します。このループでは、受信波形の自動利得制御 (AGC) を実行したり、受信信号の統計に基づいてしきい値を調整したりします。
• イコライゼーション・ソリューション・スペースの削減 : NRZスキームでは、レシーバーは通常、波形を (特定の範囲内で) 過度にイコライズします。この時、エラーのないデータ・リカバリー・マージンが大幅に減少することはありません。信号を過剰にイコライズすると、多くの場合、遷移時間が急になり、ノイズ・ジッター間の転送、ひいてはクロックリカバリーのパフォーマンスが低下する場合があります。PAM4では、この柔軟性が大幅に失われます。これは、過剰なイコライゼーションによって隣接するシンボルが劣化するためです。これが意味するのは、ソリューション・スペースを削減して、イコライゼーションをより正確にする必要があるということです。さらに、レシーバー・イコライザーのステップサイズは、離散レベルがCTLE ACゲインレベルやFFE/DFEタップ係数などの場合は通常、精度上の目標を達成するために小さくする必要があります。
• レシーバーの非線形の影響 : レシーバーの非線形により、アイ形状が不均一で非対称になる場合があります。イコライザーでは、最適なパフォーマンスを実現するために補償スキームの実装が必要になります。

レシーバーのイコライゼーションの詳細は、このドキュメントの範囲外です。 インテル^® Stratix^® 10トランシーバーは、NRZとPAM4の両方の信号リカバリーに自動適応します。

準拠レシーバーが自律動作する必要があるのは、指定ビット・エラー・レート (BER) で、準拠トランスミッターと準拠チャネルの最悪の組み合わせの場合です。レシーバーでは、差動入力信号振幅を受け入れます。これは、図 22 で指定する最小減衰で接続された準拠レシーバーによって生成されます 。

レシーバーの差動入力リターン損失 (dB) は、方程式 14 に従ってください。 f はGHz単位の周波数です。差動リターン損失測定のリファレンス・インピーダンスは100 Ωです。

レシーバーの差動からコモンモードへのリターン損失 (dB) は、下記の方程式に従ってください。

図 25. 29 Gsym/sの場合のレシーバー差動からコモンモードのリターン損失ロス制限

各レーンのレシーバーは、プレFEC BER要件を満たす必要があります。チャネルについては、テスト1およびテスト2のチャネル動作マージン (COM) および損失パラメーターと一致させてください (表 9 参照)。

干渉耐性テストには、次の考慮事項が適用されます。

• テスト・トランスミッターで測定したSNDRは、COM計算でSNRTXに使用する必要があります。
• トランスミッターの出力レベルは、RLMが0.95に等しくなるように設定されます。
• テスト・トランスミッターは、CEI-56G-MRトランスミッターの項の仕様を満たしています。
• テスト・トランスミッターは制限されて、トランスミッター・イコライザーの設定に対して、ピーク間電圧差が800 mV未満になるようになっています。

レシーバーのジッター耐性は、次の表で定義している条件とパラメーターを満たす必要があります。この正弦波ジッターは、ストレス入力テストで適用されるジッターの一部です。レシーバーのBERは、ジッター周波数とピーク間振幅値の各ペアの最大値よりも小さくなければなりません。下記の表中の値の一覧と図を参照してください。

図 26. レシーバーのジッター耐性マスク

この項で示すのは、次の2つのリンクに関するケーススタディーの結果です。

1. OIF_Stressed : CEI-OIF 56G MR仕様の仕様外
2. OIF_Compliant : CEI-OIF 56G MR仕様の仕様内

このリンク・シミュレーションの実行には、インテルのアドバンスト・リンク・アナライザーを使用しました。トランスミッターとレシーバーは、両方とも インテル^® Stratix^® 10 EタイルIBIS-AMIモデルです。パッケージモデルは、デバイスモデルの一部ではないため、一番上に追加されます。そのため、リンク・シミュレーションの結果については、下記の図のTXおよびRXパッケージモデルを個別に観察してください。

COM解析は、テスト対象のチャネルで実行し、インテルのアドバンスト・リンク・アナライザーのChannel Viewerを使用しました。COMの結果は次のとおりです。

• 短いパッケージ長、COM (テスト1) = 3.4139 dB、合格
• 長いパッケージ長、COM (テスト2) = 2.7932 dB、わずかに不合格

リンク・シミュレーションは、通常のTXおよびRXパッケージ (約22.6 mm) で実行しました。チャネルはCOM約3 dBで合格しています。

図 27. OIF_Stressedチャネルの特性 : テスト1およびテスト2のCOM解析結果

次の図で示すのは、実験で使用したチャネルの特性です。チャネルの挿入損失 (IL) は、14.0 GHzで約22.76dB、 25 GHzで約38 dBです。挿入損失偏差 (ILD) 特性は、最大約20 GHzまでの狭い (<2.5 dB) 範囲に広がっていることが分かります。

特性を見ると分かるように、チャネルは、最大25GHzのNRZおよびPAM4リンク動作では正常です。しかし、50 Gbps NRZ操作のサポートは困難です。これは、ILDとILの両方が25 GHz後に急速に劣化するためです。

図 28. OIF_ Stressedチャネル特性挿入損失 (IL)

図 29. OIF_ Stressedチャネル特性挿入損失偏差 (ILD)

図 30. OIF_ Stressedチャネル特性リターン損失 (RL)

スケマティック・トポロジーは次のとおりです。

• トランスミッター (イコライゼーションなし) : インテル^® Stratix^® 10 Eタイル、IBIS-AMIモデル
• TXパッケージ : インテル^® Stratix^® 10 TXパッケージ
• トランスミッター・チャネル : OIF Stressed リンク
• RXパッケージ : インテル^® Stratix^® 10 RXパッケージ
• レシーバー (アダプティブ) : インテル^® Stratix^® 10 Eタイル、IBIS-AMIモデル

図 31. OIF Stressedリンク・シミュレーション結果(a) = TXアイ・ダイアグラム、(b) = チャネル・アイ・ダイアグラム、(c) = RX CDRアイ・ダイアグラム

図 32. RX CDR BERアイ1E-6のBERコンター (CEI-OIF-56G MR仕様に合格)。

図 33. RX CDR FEC BERアイポストFECアプリケーション (BERアイが1E-15に大幅に改善)

利点 : インテルアドバンスト・リンク・アナライザーでは、RS FEC(544,514) プロジェクションを適用および提供し、チャネル・パフォーマンスの評価をより正確に行うことができます。これは、現在市場に存在しているリンク・シミュレーション・ツールと比較して比類のない利点です。

COM解析は、テスト対象のチャネルで実行し、インテルのアドバンスト・リンク・アナライザーのChannel Viewerを使用しました。COMの結果は次のとおりです。

• 短いパッケージ長、COM = 3.9921 dB、合格
• 長いパッケージ長、COM = 3.5045 dB、合格

リンクが明らかに合格しているのは、短いパッケージと長いパッケージの両方でCOM値が3 dBを超える場合です。

図 34. OIF_Stressedチャネル特性 : Long ReachおよびShort ReachのCOM解析結果

チャネルの挿入損失 (IL) は、14.0 GHzで約18.79dB、 25 GHzで約31 dBです。挿入損失偏差 (ILD) 特性は、最大約20 GHzまでの狭い (<1.8 dB) 範囲に広がっていることが分かります。

図 35. OIF_Compliantチャネル特性 : 挿入損失 (IL)

図 36. OIF_Compliantチャネル特性 : 挿入損失偏差 (ILD)

図 37. OIF_Compliantチャネル特性 : リターン損失 (RL)

スケマティック・トポロジーは次のとおりです。

• トランスミッター (イコライゼーションなし) : インテル^® Stratix^® 10 Eタイル、IBIS-AMIモデル
• TXパッケージ : インテル^® Stratix^® 10 TXパッケージ
• トランスミッター・チャネル : OIF Compliantリンク
• RXパッケージ : インテル^® Stratix^® 10 RXパッケージ
• レシーバー (アダプティブ) : インテル^® Stratix^® 10 Eタイル、IBIS-AMIモデル

図 38. OIF Compliantリンク・シミュレーション結果(a) = TX アイ・ダイアグラム、(b) = チャネル・アイ・ダイアグラム、(c) = RX CDRアイ・ダイアグラム

図 39. OIF Compliantリンク・シミュレーション結果 : RX CDR BERアイ1E-7のBERコンター (CEI-OIF-56G MR仕様に明らかに合格)

図 40. OIF Compliantリンク・シミュレーション結果 : RX CDR FEC BERアイポストFECのアプリケーション (BERアイが約1E-18に大幅に改善)

次の表で示しているのは、PAM4 400 Gbpsインターフェイスによる消費電力の予想です。これは、予備のEPE計算およびモジュール電力に基づいています。

ただし、PAM4を使用した場合、このインターフェイスに必要なQSFP-DDモジュールは、2つではなく1つだけです (16 x 25 Gbps NRZ対8 x 50 Gbps PAM4)。これによって節約される電力合計は約15 Wです。

要するに、このPAM4インターフェイスで節約される電力は、NRZソリューションと比較した場合、42％です。

予備情報で示しているとおり、400Gモジュールのコストは、100Gモジュールのコストの約2.4倍です。

拡張により、PAM4光学系のコストは、100Gモジュールを4つ使用する同じレガシーシステムよりも40％低くなります。この計算に入っていない、インターフェイスに追加されるボードスペース、電力およびサポートのコンポーネントによって、コストはさらに増加します。

QSFP-DDモジュールの幅は、通常のQSFP28とほぼ同じですが、高さは2倍です。

したがって、PAM4およびQSFP-DDを使用する400 GBpsインターフェイスに必要なスペースは、QSFP28に必要なスペースの4分の1未満です。これは、モジュールの高さに問題がないことが前提です。同じフットプリントには、インターフェイスをはるかに多く配置できます。これは、電力の効率的な消費を前提としています。

ただし、消費される電力は小さなフットプリントに集中するため、PAM4を使用するシステムの設計者は、電力消費スキームを慎重に計画する必要があります。デザインの計画方法については、インテル Stratix10デバイスのデザイン・ガイドラインを参照してください。

1. Equalization and Clock Recovery for a 2.5-10 Gb/s PAM-2/PAM-4 Backplane Transceiver Cell
2. High Speed Baud-Rate Clock Recovery
3. "Effects of Device Characteristics in Multi-Level Signaling Links"