AN 899: 高速保存によるコンパイル時間の短縮

ID 683493
日付 11/06/2019
Public
ドキュメント目次

1. AN 899: 高速保存によるコンパイル時間の短縮

更新対象:
インテル® Quartus® Prime デザインスイート 19.3
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
このチュートリアルでは、デザイン・パーティションとともに高速保存機能を使用し、デザインの全体的なコンパイル時間を短縮する方法を示します。
Fast Preserveオプションは、コンパイル時に、保存されているパーティションのロジックをパーティション境界とデザインの残りの部分との間のインターフェイス・ロジックのみに簡略化し、そのパーティションに必要なコンパイル時間を短縮します。
コンパイル時間の短縮に向けたタイミングが収束しているパーティションの保存

インテル® Quartus® Primeプロ・エディションでは、FPGAペリフェラル・ブロックまたはコア・ロジック・デザイン・ブロックの要件を満たしているコンパイル結果を保存し、それらのブロックの配置および配線をその後のコンパイルで再利用することができます。階層インスタンスをデザイン・パーティションとして割り当て、コンパイルの成功後にそれを保存し再利用することができます。

デザインのセットアップ要件

高速保存を使用するには、1つ以上の予約済みコア・パーティションと、ルート・パーティションとして機能する保存された.qdbが必要です。このデザインの分割は、デバイス・ペリフェラルの再利用またはパーシャル・リコンフィグレーション (PR) の実装フローで必要な分割に類似しています。このチュートリアルには、このセットアップを示すデザイン例が含まれています。