F-Tile Serial Lite IV Intel® FPGA IPユーザーガイド

ID 683074
日付 9/26/2022
Public
ドキュメント目次

1. F-tile Serial Lite IV Intel® FPGA IPユーザーガイドについて

更新対象:
インテル® Quartus® Prime デザインスイート 22.3
IPバージョン 7.0.0
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。

このドキュメントでは、 インテル® Agilex™ デバイスでFタイル・トランシーバーを使用してF-tile Serial Lite IV Intel® FPGA IPをデザインするためのIP機能、アーキテクチャー、生成手順、およびガイドラインについて説明します。

対象とする読者

このドキュメントが対象とするユーザーは次のとおりです。
  • システムレベルのデザインのプランニング・フェーズでIPを選択するデザイン・アーキテクト
  • IPをシステムレベルのデザインに統合するハードウェア設計者
  • システムレベルのシミュレーションおよびハードウェア検証フェーズ中の検証エンジニア

関連資料

次の表に示すのは、F-tile Serial Lite IV Intel® FPGA IPに関連するその他の参考資料です。
表 1.  関連ドキュメント
参考資料 説明
F-tile Serial Lite IV Intel® FPGA IPデザイン例ユーザー ガイド このドキュメントでは、 インテル® Agilex™ デバイスのF-tile Serial Lite IV Intel® FPGA IPのデザイン例の生成、使用ガイドライン、機能の概要について記載しています。
インテル® Agilex™ デバイス・データシート

このドキュメントでは、 インテル® Agilex™ デバイスの電気的特性、スイッチング特性、コンフィグレーション仕様、およびタイミングについて説明しています。

頭字語と用語集

表 2.  頭字語一覧
頭字語 拡張
CW Control Word (コントロール・ワード)
RS-FEC Reed-Solomon Forward Error Correction (リードソロモン順方向誤り訂正)
PMA Physical Medium Attachment (フィジカル・メディア・アタッチメント)
TX トランスミッター
RX レシーバー
PAM4 Pulse-Amplitude Modulation 4-Level (4値パルス振幅変調)
NRZ Non-return-to-zero (非ゼロ回帰)
PCS Physical Coding Sublayer (フィジカル・コーディング・サブレイヤー)
MII Media Independent Interface (媒体独立インターフェイス)
XGMII 10 Gigabit Media Independent Interface (10ギガビット媒体独立インターフェイス)